高耐压隔离模拟开关电路及集成电路芯片的制作方法

本发明涉及模拟开关领域，更特别地，涉及一种高耐压隔离模拟开关电路及集成电路芯片。

背景技术：

1、微控制器mcu中常常使用隔离模拟开关作为外部模拟信号与内部模拟电路的接口。如模数转换电路、运算放大器、比较器等，均需要使用隔离模拟开关对多路模拟信号进行选择：导通的隔离模拟开关将需要的模拟信号传输进入芯片；关断的隔离模拟开关将不需要的信号隔离在芯片之外。图1为现有技术中mcu广泛使用的隔离模拟开关电路图。

2、图1所示的常规隔离模拟开关由pmos开关mps1、mps2，nmos开关mns1、mns2，以及下拉nmos开关mnpd1组成。其中，mps1源端连接外部模拟输入/输出端pad，漏端连接中间节点t1，栅端连接反使能信号enb；mns1源端连接外部模拟输入/输出端pad，漏端连接中间节点t1，栅端连接使能信号en；mps1与mns1组成第一级模拟开关。mps2源端连接中间节点t1，漏端连接内部模拟节点ay，栅端连接反使能信号enb；mns2源端连接中间节点t1，漏端连接内部模拟节点ay，栅端连接使能信号en；mps2与mns2组成第二级模拟开关。下拉nmos开关mnpd1源端接地，漏端连接中间节点t1，栅端连接反使能信号enb，负责在模拟开关关断状态下将中间节点t1上的噪声吸收至地。其中，使能信号en为开关导通控制信号，en为高电平时开关导通，en为低电平时开关关断，反使能信号enb为使能信号en的反信号。

3、使能信号en为高电平时反使能信号enb为低电平，第一级模拟开关和第二级模拟开关的传输门整体导通，在不同信号电平下由pmos分支和/或nmos分支导电，下拉nmos开关mnpd1关断，隔离模拟开关处于导通状态，外部模拟输入/输出端pad与内部模拟节点ay连接。使能信号en为低电平时反使能信号enb为高电平，两级模拟开关均关断，下拉nmos开关mnpd1导通，隔离模拟开关处于关断状态；当外部模拟输入/输出端pad端出现瞬间超过电源的短脉冲、低于地的短脉冲或高频耦合噪声时，关断的第一级模拟开关降低噪声幅度，降幅后的噪声被下拉nmos开关mnpd1吸收至地，不能通过关断的第二级模拟开关干扰内部电路，从而实现内外的隔离。

4、当mcu电源与外部信号处于同一电压域时，上述常规隔离模拟开关可以正常工作。然而，mcu常常需要和高于自身电源电压一级电压域的外部信号进行通信，例如1.8v供电的mcu需要支持3.3v的通信协议，3.3v供电的mcu需要支持5v的通信协议。此时，常规隔离模拟开关不但不能隔离高压信号，更有自身损坏的风险。以3.3v供电的mcu面对5v输入信号为例：当外部模拟输入/输出端pad为5v时，在开关关断状态下反使能信号enb为3.3v，pmos开关mps1的栅压（3.3v）低于其源端电压（5v），pmos开关mps1误导通，不能阻挡外部的5v信号进入芯片内部；同时nmos开关mns1栅端为地电位，其栅端与源端之间的压差为5v，远高于3.3v低压nmos器件的栅源安全电压，mns1的栅氧存在过压损坏的风险。

5、此外，常规方案中采用下拉nmos开关mnpd1将中间节点t1下拉至地以吸收噪声，该下拉节点方案在高压场景下亦存在不足：其无法阻止高压经误导通的pmos开关进入芯片内部，也无法解决nmos开关的栅氧过压问题；并且当高压耦合至中间节点t1时，下拉nmos开关mnpd1自身的漏端可能承受较高的电压应力，其是否超过器件额定端压需结合具体工艺评估。可见，简单的两级传输门加下拉管结构不能实现高压隔离与器件保护。

6、基于上述问题，需要一种新结构的高耐压隔离模拟开关电路。

技术实现思路

1、本发明所要解决的技术问题是：本发明的目的在于提供一种高耐压隔离模拟开关电路，能够兼容mcu电源与外部信号处于同一电压域，以及mcu电源比外部信号的电压域低一级的情况。

2、为解决上述技术问题，本发明提供一种高耐压隔离模拟开关电路，连接于外部模拟输入/输出端pad与芯片内部模拟节点ay之间，包括第一模拟开关、第二模拟开关、上拉pmos开关mppu1、偏置电路bias、n开关驱动电路ngs和p开关驱动电路pgs；其中：所述第一模拟开关包括并联的第一pmos开关mps1与第一nmos开关mns1；所述第一pmos开关mps1的源端连接所述外部模拟输入/输出端pad，漏端连接中间节点t1，栅端连接所述p开关驱动电路pgs输出的p开关驱动电压pgenb，衬底连接所述偏置电路bias输出的衬底偏置电压vsub；所述第一nmos开关mns1的源端连接所述外部模拟输入/输出端pad，漏端连接所述中间节点t1，栅端连接所述n开关驱动电路ngs输出的n开关驱动电压ngen，衬底连接接地端gnd；所述第二模拟开关包括并联的第二pmos开关mps2与第二nmos开关mns2；所述第二模拟开关连接于所述中间节点t1与所述内部模拟节点ay之间；所述第二pmos开关mps2的栅端连接反使能信号enb，所述第二nmos开关mns2的栅端连接使能信号en，所述反使能信号enb为所述使能信号en的反信号；所述上拉pmos开关mppu1的源端和衬底连接芯片电源vdd，漏端连接所述中间节点t1，栅端连接所述使能信号en；所述偏置电路bias的输入包括：使能信号en、反使能信号enb和外部模拟输入/输出端pad，输出所述衬底偏置电压vsub和p栅偏置电压pgt，并被配置为：当所述使能信号en为低电平、所述高耐压隔离模拟开关电路处于关断状态且所述外部模拟输入/输出端pad的电压高于所述芯片电源vdd的电压时，使所述衬底偏置电压vsub跟随所述外部模拟输入/输出端pad的电压；所述p开关驱动电路pgs的输入包括：反使能信号enb、外部模拟输入/输出端pad、衬底偏置电压vsub和p栅偏置电压pgt，被配置为：当所述使能信号en为低电平、所述高耐压隔离模拟开关电路处于关断状态且所述外部模拟输入/输出端pad的电压高于所述芯片电源vdd的电压时，使其输出的所述p开关驱动电压pgenb跟随所述外部模拟输入/输出端pad的电压，以保持所述第一pmos开关mps1关断；所述n开关驱动电路ngs的输入包括：反使能信号enb和外部模拟输入/输出端pad；所述n开关驱动电路ngs包括源端连接所述外部模拟输入/输出端pad的箝位nmos管，所述n开关驱动电路ngs被配置为：当所述使能信号en为低电平、所述高耐压隔离模拟开关电路处于关断状态且所述外部模拟输入/输出端pad的电压高于所述芯片电源vdd的电压时，将所述n开关驱动电压ngen箝位于比所述芯片电源vdd的电压低一个所述箝位nmos管的导通阈值电压的电位。

3、进一步地，所述偏置电路bias包括第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第一nmos管mn1、第二nmos管mn2和第三nmos管mn3；其中：所述第一pmos管mp1的漏端连接所述芯片电源vdd，源端和衬底连接所述衬底偏置电压vsub输出端，栅端连接所述p栅偏置电压pgt输出端；所述第二pmos管mp2的源端和衬底连接所述衬底偏置电压vsub输出端，漏端连接所述外部模拟输入/输出端pad，栅端连接所述芯片电源vdd；所述第三pmos管mp3的源端连接所述p栅偏置电压pgt输出端，漏端连接所述外部模拟输入/输出端pad，栅端连接所述芯片电源vdd，衬底连接所述衬底偏置电压vsub输出端；所述第一nmos管mn1的源端连接所述外部模拟输入/输出端pad，漏端连接所述p栅偏置电压pgt输出端，栅端连接所述反使能信号enb，衬底连接所述接地端gnd；所述第二nmos管mn2与所述第三nmos管mn3串联连接于所述p栅偏置电压pgt输出端与所述接地端gnd之间。

4、进一步地，所述第二nmos管mn2的漏端连接所述p栅偏置电压pgt输出端，栅端连接所述芯片电源vdd，源端连接所述第三nmos管mn3的漏端，衬底连接所述接地端gnd；所述第三nmos管mn3的源端和衬底连接所述接地端gnd，栅端连接所述使能信号en。

5、进一步地，所述p开关驱动电路pgs包括第五pmos管mp5、第六pmos管mp6和第五nmos管mn5；其中：所述第五pmos管mp5的源端连接所述p开关驱动电压pgenb输出端，漏端连接所述反使能信号enb，栅端连接所述p栅偏置电压pgt，衬底连接所述衬底偏置电压vsub；所述第六pmos管mp6的源端连接所述外部模拟输入/输出端pad，漏端连接所述p开关驱动电压pgenb输出端，栅端连接所述芯片电源vdd，衬底连接所述衬底偏置电压vsub；所述第五nmos管mn5的源端连接所述p开关驱动电压pgenb输出端，漏端连接所述反使能信号enb，栅端连接所述芯片电源vdd，衬底连接所述接地端gnd。

6、进一步地，所述n开关驱动电路ngs包括第四pmos管mp4和第四nmos管mn4；其中：所述第四pmos管mp4的源端和衬底连接所述芯片电源vdd，漏端连接所述n开关驱动电压ngen输出端，栅端连接所述反使能信号enb；所述第四nmos管mn4为所述箝位nmos管，其源端连接所述外部模拟输入/输出端pad，漏端连接所述n开关驱动电压ngen输出端，栅端连接所述反使能信号enb，衬底连接所述接地端gnd。

7、进一步地，所述高耐压隔离模拟开关电路中的各mos管均为栅氧额定电压不高于所述芯片电源vdd电压的低压mos器件。

8、本发明还提供了一种集成电路芯片，包括如上所述的高耐压隔离模拟开关电路。所述集成电路芯片为微控制器mcu，所述高耐压隔离模拟开关电路作为所述微控制器mcu的外部模拟输入/输出端pad与其内部模拟电路之间的接口，所述内部模拟电路包括模数转换电路、运算放大器或比较器。

9、本发明具有如下有益效果：

10、（1）偏置电路bias在关断态且外部模拟输入/输出端pad电压高于芯片电源vdd时，使衬底偏置电压vsub跟随外部模拟输入/输出端pad电压，从而使第一pmos开关mps1等pmos管的衬底电位在稳态时始终不低于其源/漏电位，防止闩锁效应。

11、（2）p开关驱动电路pgs在关断态且外部模拟输入/输出端pad电压高于芯片电源vdd时，使p开关驱动电压pgenb跟随外部模拟输入/输出端pad电压，mps1的栅源压差为零，从而保持mps1可靠关断，实现了外部模拟输入/输出端pad高压的真正隔离。

12、（3）n开关驱动电路ngs包括源端接外部模拟输入/输出端pad的箝位nmos管（第四nmos管mn4），在关断态且外部模拟输入/输出端pad电压高于芯片电源vdd时，将n开关驱动电压ngen箝位于比芯片电源vdd低一个nmos导通阈值电压，第一nmos开关mns1的栅压不再随外部模拟输入/输出端pad继续升高。由此，mns1保持关断，避免了过压损坏问题。

13、（4）以上拉pmos开关mppu1替代下拉nmos开关mnpd1，当使能信号en为低电平（关断态）时，mppu1导通，将中间节点t1上拉至芯片电源vdd；外部模拟输入/输出端pad的瞬态噪声经关断的第一模拟开关衰减后到达t1，由导通的mppu1向电源网络泄放，从而抑制噪声经第二模拟开关进入内部模拟节点ay，为中间节点t1的噪声提供确定的泄放路径。同时，由于mppu1的源端和衬底接vdd、t1被上拉至vdd这一确定电位，避免了现有技术下拉nmos管漏端可能承受较高电压应力的问题。

14、（5）在规定的外部模拟输入/输出端pad电压范围内并达到稳态后，电路中各mos管的栅源压差和栅漏压差均不超过芯片电源电压，pmos管的衬底电压均不低于其源/漏电压。因此，本发明可以在标准低压cmos工艺下采用栅氧额定电压不高于vdd的低压mos器件，在规定的外部信号电压范围内实现高于电源电压的高压容限，无需高压器件或特殊工艺，具有结构简单、功耗低、面积小、易于集成的优点。

15、综上，本发明通过对第一模拟开关中pmos开关和nmos开关的衬底电位和栅压的自适应调整，在电源正常供电且开关关断的状态下，既能有效隔离外部信号端的高压及噪声，又能保护器件不被外部高压损坏。