注入锁定时钟倍频电路和时钟倍频器

本发明涉及模拟集成电路，尤其涉及的是一种注入锁定时钟倍频电路和时钟倍频器。

背景技术：

1、传统的时钟倍频电路通常采用锁相环（phase locked loop，简称pll）结构，主要由鉴频鉴相器（phase frequency detector，简称pfd）、电荷泵（charge pump，简称cp）、低通滤波器（low pass filter，简称lpf）、压控振荡器（voltage controlled oscillator，简称vco）以及分频器等模块组成。为了获得最优的抖动性能，pll通常需要设置合适的环路带宽，一般通过环路各模块噪声贡献与vco相位噪声曲线的交点近似确定。

2、不同类型的压控振荡器在功耗、面积、相位噪声、调谐范围以及多相时钟生成能力等方面各具优势与局限。环形振荡器相位噪声较差主要源于器件噪声在环路中的累积效应，而电感电容压控振荡器面积受限则主要来自片上电感的实现开销。

3、对于次谐波注入锁定环形振荡器（sub-harmonic injection locked ring-oscillator，简称silro），其噪声抑制带宽与注入参考时钟频率成正比，且可以实现大于十分之一参考频率的噪声抑制带宽。因而通过提高注入时钟频率可有效增强相位噪声抑制能力，从而改善抖动性能。但是，实际电路通常存在电路失配或者电压、工艺、温度变化，从而导致silro的自由振荡频率与注入信号频率的整数倍之间存在偏差。当偏差越大时，时钟的抖动和参考杂散会急剧恶化。因此，现有技术还有待改进。

技术实现思路

1、鉴于上述现有技术的不足，本发明的目的在于提供一种注入锁定时钟倍频电路和时钟倍频器，以增强注入锁定对抖动的抑制能力，降低环形振荡器中的噪声积累。

2、本发明的技术方案如下：

3、一种注入锁定时钟倍频电路，包括：

4、参考时钟多倍频电路，用于接入初始时钟信号并输出多倍频时钟信号；

5、次谐波注入锁定环形振荡电路，用于对所述多倍频时钟信号进行频率调谐，转化为目标倍频时钟信号后输出；

6、频率锁定电路，用于将所述次谐波注入锁定环形振荡电路的振荡频率收敛至目标锁定范围内；

7、相位调整电路，用于在所述频率锁定电路工作时调整所述次谐波注入锁定环形振荡电路的振荡频率与预设倍数的初始时钟信号频率相等，还用于在所述频率锁定电路完成频率锁定后，控制所述次谐波注入锁定环形振荡电路输出信号的频率与输出信号的相位同步。

8、可选地，所述参考时钟多倍频电路包括：

9、延迟锁相环电路，用于接入初始时钟信号并调整初始时钟信号的信号延迟；

10、多相位注入锁定环形振荡器，与所述延迟锁相环电路的输出端连接，所述多相位注入锁定环形振荡器用于将所述延迟锁相环电路延迟后输出的初始时钟信号转换为多个相位的时钟信号后输出；

11、边沿组合器，与所述多相位注入锁定环形振荡器的输出端连接，所述边沿组合器用于组合多个相位的时钟信号并输出多倍频时钟信号。

12、可选地，所述延迟锁相环电路包括：

13、参考时钟缓冲器，用于接入初始时钟信号并进行缓冲放大后输出；

14、压控延迟线，与所述参考时钟缓冲器的输出端连接，所述压控延迟线用于调整所述初始时钟信号的信号延迟；

15、鉴相器，用于检测所述压控延迟线输出的延迟后的初始时钟信号和参考时钟信号之间的相位差并输出相位检测信号；

16、电荷泵，与所述鉴相器的输出端连接，所述电荷泵用于根据所述相位检测信号输出控制信号至所述压控延迟线；

17、第一缓冲器，设置于所述压控延迟线的输出端和所述鉴相器的输入端之间；

18、第二缓冲器，设置于所述多相位注入锁定环形振荡器的输出端和所述边沿组合器的输入端之间。

19、可选地，所述次谐波注入锁定环形振荡电路包括：

20、延迟单元电路，用于对所述多倍频时钟信号进行差分转化后输出目标倍频时钟信号；

21、开关电流源阵列，与所述延迟单元电路连接，所述开关电流源阵列用于调整所述延迟单元电路的振荡频率覆盖范围。

22、可选地，所述开关电流源阵列包括：

23、常开电流源，用于控制所述延迟单元电路振荡起振；

24、高低频切换电流源，用于增加所述延迟单元电路的频率范围；

25、多路温度计码控制电流源阵列，用于增加所述延迟单元电路的电流匹配精度。

26、可选地，所述频率锁定电路包括：

27、第一分频器，与所述次谐波注入锁定环形振荡电路的输出端连接，所述第一分频器用于对所述次谐波注入锁定环形振荡电路输出的目标倍频时钟信号进行分频后输出；

28、计数器，与所述第一分频器的输出端连接，所述计数器对所述第一分频器输出的分频后的目标倍频时钟信号进行上升沿计数，并输出计数信号；

29、比较器，与所述计数器的输出端连接，所述比较器用于将所述计数信号与参考值进行比较，并输出计数比较信号；

30、开关切换模块，与所述比较器的输出端连接，所述开关切换模块用于根据所述计数比较信号调整所述次谐波注入锁定环形振荡电路的振荡频率收敛至目标锁定范围内；

31、第二分频器，用于接入参考信号并对参考信号分频后输出使能信号至所述计数器和所述比较器。

32、可选地，所述相位调整电路包括：

33、开关电路，与所述次谐波注入锁定环形振荡电路的输出端连接，所述开关电路用于接收初始时钟信号，将初始时钟信号与所述次谐波注入锁定环形振荡电路输出的目标倍频时钟信号进行频率比较，并输出频率比较信号；

34、低通滤波器，与所述次谐波注入锁定环形振荡电路连接，所述低通滤波器用于输出控制电压至所述次谐波注入锁定环形振荡电路；

35、电压电流转换器，设置于所述开关电路的输出端和所述低通滤波器的输入端之间，所述电压电流转换器用于根据所述频率比较信号调节所述低通滤波器输出的控制电压，以控制所述次谐波注入锁定环形振荡电路输出信号的频率与输出信号的相位同步。

36、可选地，所述电压电流转换器包括：

37、极性检测器，用于对输出至所述电压电流转换器的多倍频时钟信号进行极性检测，并控制所述电压电流转换器的极性与多倍频时钟信号的极性相同。

38、可选地，注入锁定时钟倍频电路还包括：

39、脉冲生成器，设置于所述参考时钟多倍频电路的输出端和所述次谐波注入锁定环形振荡电路的输入端之间，所述脉冲生成器用于将所述参考时钟多倍频电路输出的多倍频时钟信号转换为脉冲信号输出至所述次谐波注入锁定环形振荡电路；

40、输出缓冲器，与所述次谐波注入锁定环形振荡电路的输出端连接，所述输出缓冲器用于将所述次谐波注入锁定环形振荡电路输出的目标倍频时钟信号进行整形缓冲后输出。

41、本发明还提出一种时钟倍频器，包括如上所述的注入锁定时钟倍频电路。

42、本发明技术方案通过参考时钟多倍频电路和次谐波注入锁定环形振荡电路构成两级级联的注入锁定时钟倍频器架构，第一级为参考时钟多倍频电路，可以将初始时钟信号转换为多倍频时钟信号，提高第二级电路的注入时钟频率。第二级次谐波注入锁定环形振荡电路，将倍频后的时钟信号转换为窄注入脉冲，进行次谐波注入锁定。区别于传统基于环振的锁相环，本发明通过窄脉冲注入实现次谐波注入锁定效果，降低带内相位噪声。相位调整电路可以精准消除注入带来的相位偏移，进一步抑制带内相位噪声。两级级联结构提高了注入锁定时钟倍频器的注入频率，并且增大了噪声抑制带宽。