半导体装置及其制造方法与流程

本公开涉及半导体，特别涉及一种半导体装置及其制造方法。

背景技术：

1、随着半导体器件的发展，源漏极的接触部件的关键尺寸(critical dimension，简称为cd)的缩小会导致源漏极的接触电阻增大。相关技术中采用一些接触技术来降低接触电阻。

技术实现思路

1、根据本公开的一个方面，提供了一种半导体装置，包括：衬底结构，所述衬底结构包括半导体衬底和在所述半导体衬底中的沟槽隔离结构，其中，所述半导体衬底包括被所述沟槽隔离结构分隔开的第一区域和第二区域；在所述衬底结构上的一个或多个子结构，所述一个或多个子结构包括第一子结构和第二子结构，所述第一子结构位于所述第一区域上，所述第二子结构位于所述第二区域上，每个子结构包括在所述衬底结构上的衬底层和牺牲层以及在所述衬底层上的沟道结构，所述牺牲层位于所述沟槽隔离结构上，所述第一子结构中的牺牲层与所述第二子结构中的牺牲层位于所述第一子结构中的沟道结构与所述第二子结构中的沟道结构之间，所述沟道结构包括沟道层；与所述沟道层连接的电极；在所述沟道层上的栅极结构；和与所述电极连接的接触部件。

2、根据本公开的另一个方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括衬底结构和在所述衬底结构上的一个或多个子结构，所述子结构包括在所述衬底结构上的衬底层和第一牺牲层以及在所述衬底层上的沟道结构，其中，所述第一牺牲层包括在所述衬底层的第一侧的第一部分和在所述衬底层的第二侧的第二部分，所述第一侧与所述第二侧相对，所述衬底层包括被所述沟道结构覆盖的第一衬底层部分和未被所述沟道结构覆盖的第二衬底层部分，所述沟道结构包括沟道层；对所述第二衬底层部分执行掺杂处理；在经过掺杂处理的所述第二衬底层部分上，形成与所述沟道层连接的电极，所述电极位于所述第一牺牲层的第一部分和第二部分之间；在形成所述电极后，在所述沟道层上形成栅极结构；对形成所述栅极结构后的半导体结构执行刻蚀处理，以形成露出所述第一牺牲层的第一部分和第二部分以及所述电极的开口；通过所述开口，去除所述第一牺牲层的第一部分和第二部分以及所述第二衬底层部分以形成第一空隙；和在所述第一空隙中形成包围所述电极的接触部件。

3、通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

1.一种半导体装置，包括：

2.根据权利要求1所述的半导体装置，其中，

3.根据权利要求1所述的半导体装置，其中，

4.根据权利要求1至3任意一项所述的半导体装置，其中，

5.一种半导体装置的制造方法，包括：

6.根据权利要求5所述的制造方法，其中，

7.根据权利要求5所述的制造方法，其中：

8.根据权利要求7所述的制造方法，其中：

9.根据权利要求5所述的制造方法，其中，提供半导体结构包括：

10.根据权利要求5所述的制造方法，其中，对所述第二衬底层部分执行掺杂处理包括：

11.根据权利要求9所述的制造方法，其中：

12.根据权利要求5所述的制造方法，其中，对形成所述栅极结构后的半导体结构执行刻蚀处理，以形成露出所述第一牺牲层的第一部分和第二部分以及所述电极的开口，包括：

13.根据权利要求12所述的制造方法，其中，对减薄处理后的衬底结构执行刻蚀处理包括：

14.根据权利要求12或13所述的制造方法，还包括：