一种用于多相位时钟的复位同步电路的制作方法

本发明涉及集成电路设计，尤其涉及一种用于多相位时钟的复位同步电路。

背景技术：

1、在集成电路设计中，特别是高速serdes设计中（高速时钟里面一个时钟周期在几十到几百ps这个数量级），芯片内部通常集成多路频率、相位互不相同的时钟，分出多个时钟域，各时钟域电路均需要配套复位信号完成上电初始化。

2、目前的多时钟域复位处理方案，存在多相位时钟域复位释放不同步，相位间存在固定的时延，多相位时钟域工作时序错位，无法保证多相位时钟的复位释放一致性。各相位时钟域复位状态不同步容易引发后续电路工作逻辑混乱。

技术实现思路

1、发明提供了一种用于多相位时钟的复位同步电路，以保证多相位时钟的复位释放一致性，保证后续电路正常工作。

2、根据本发明的一方面，提供了一种用于多相位时钟的复位同步电路，包括：

3、多个相位时钟复位同步模块，不同所述相位时钟复位同步模块的时钟端接入不同相位的时钟信号，多个所述相位时钟复位同步模块的复位端接入同一异步复位异步释放信号；

4、多个所述相位时钟复位同步模块级联连接，第一级所述相位时钟复位同步模块的使能输入端接入使能电平；下一级所述相位时钟复位同步模块的使能输入端连接上一级相位时钟复位同步模块的输出端，所述相位时钟复位同步模块用于根据所述使能输入端的使能信号、接入的所述时钟信号、所述异步复位异步释放信号输出第一异步复位同步释放信号，多个所述第一异步复位同步释放信号的相位不同；

5、多相位同步复位对齐模块，所述多相位同步复位对齐模块分别连接多个所述相位时钟复位同步模块的输出端，并接入多个不同相位的所述时钟信号，所述多相位同步复位对齐模块的复位端接入所述异步复位异步释放信号，所述多相位同步复位对齐模块用于根据多个不同相位的所述时钟信号、所述异步复位异步释放信号和多个所述第一异步复位同步释放信号输出多个不同相位的第二异步复位同步释放信号，以使多个所述第二异步复位同步释放信号的相位差与多个所述时钟信号的相位差匹配。

6、可选的，多个不同相位的时钟信号的相位依次相差相同角度。

7、可选的，第二级所述相位时钟复位同步模块滞后第一级所述相位时钟复位同步模块的相位差为第一相位差，第n+1级所述相位时钟复位同步模块滞后第一级所述相位时钟复位同步模块的相位差为第n相位差；其中，n大于或等于2，所述第一相位差至所述第n相位差依次递减。

8、可选的，多个不同相位的时钟信号的数量为四个，四个不同相位的时钟信号为相位依次相差90°的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；

9、所述多个相位时钟复位同步模块的数量为四个，四个相位时钟复位同步模块为第一相位时钟复位同步模块、第二相位时钟复位同步模块、第三相位时钟复位同步模块和第四相位时钟复位同步模块，所述第一相位时钟复位同步模块、所述第二相位时钟复位同步模块、所述第三相位时钟复位同步模块和所述第四相位时钟复位同步模块分别接入所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号。

10、可选的，所述第二时钟信号的相位滞后于所述第一时钟信号90°，所述第三时钟信号的相位滞后于所述第二时钟信号90°，所述第四时钟信号的相位滞后于所述第三时钟信号90°；

11、所述第一相位时钟复位同步模块的输出端连接所述第四相位时钟复位同步模块的使能输入端，所述第四相位时钟复位同步模块的输出端连接所述第三相位时钟复位同步模块的使能输入端，所述第三相位时钟复位同步模块的输出端连接所述第二相位时钟复位同步模块的使能输入端。

12、可选的，所述相位时钟复位同步模块分别包括至少两级级联的触发单元。

13、可选的，多相位同步复位对齐模块包括多个信号对齐单元，所述信号对齐单元与所述相位时钟复位同步模块一一对应电连接，所述信号对齐单元的输入端与对应的所述相位时钟复位同步模块的输出端电连接，并接入对应的所述时钟信号，所述信号对齐单元的复位端接入所述异步复位异步释放信号，每个所述信号对齐单元用于根据接入的所述时钟信号、所述异步复位异步释放信号和接入的所述第一异步复位同步释放信号输出对应的第二异步复位同步释放信号。

14、可选的，至少一个所述信号对齐单元包括一个触发单元，和/或，至少一个所述信号对齐单元包括至少两级级联的触发单元。

15、可选的，所述触发单元包括d触发器。

16、可选的，所述第一相位时钟复位同步模块包括三级级联的触发单元，所述第二相位时钟复位同步模块、所述第三相位时钟复位同步模块和所述第四相位时钟复位同步模块包括两级级联的触发单元；

17、多相位同步复位对齐模块包括第一信号对齐单元、第二信号对齐单元、第三信号对齐单元和第四信号对齐单元；所述第一信号对齐单元包括六级级联的触发单元，所述第二信号对齐单元包括一级触发单元，所述第三信号对齐单元包括三级级联的触发单元，所述第四信号对齐单元包括五级级联的触发单元。

18、本发明实施例的技术方案，采用级联连接的多个相位时钟复位同步模块，接入同一异步复位异步释放信号及多个不同相位的时钟信号，进而将一个异步复位异步释放信号转换为多个时钟域下的第一异步复位同步释放信号。多相位同步复位对齐模块根据多个不同相位的时钟信号和异步复位异步释放信号，对多路第一异步复位同步释放信号进行相位对齐处理，使最终输出的第二异步复位同步释放信号的相位差与多路时钟信号的相位差保持一致，保证多相位时钟的复位释放一致性，保证后续电路正常工作。

19、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

1.一种用于多相位时钟的复位同步电路，其特征在于，包括：

2.根据权利要求1所述的用于多相位时钟的复位同步电路，其特征在于，多个不同相位的时钟信号的相位依次相差相同角度。

3.根据权利要求1或2所述的用于多相位时钟的复位同步电路，其特征在于，第二级所述相位时钟复位同步模块滞后第一级所述相位时钟复位同步模块的相位差为第一相位差第n+1级所述相位时钟复位同步模块滞后第一级所述相位时钟复位同步模块的相位差为第n相位差；其中，n大于或等于2，所述第一相位差至所述第n相位差依次递减。

4.根据权利要求2所述的用于多相位时钟的复位同步电路，其特征在于，多个不同相位的时钟信号的数量为四个，四个不同相位的时钟信号为相位依次相差90°的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；

5.根据权利要求4所述的用于多相位时钟的复位同步电路，其特征在于，所述第二时钟信号的相位滞后于所述第一时钟信号90°，所述第三时钟信号的相位滞后于所述第二时钟信号90°，所述第四时钟信号的相位滞后于所述第三时钟信号90°；

6.根据权利要求1所述的用于多相位时钟的复位同步电路，其特征在于，所述相位时钟复位同步模块分别包括至少两级级联的触发单元。

7.根据权利要求1所述的用于多相位时钟的复位同步电路，其特征在于，多相位同步复位对齐模块包括多个信号对齐单元，所述信号对齐单元与所述相位时钟复位同步模块一一对应电连接，所述信号对齐单元的输入端与对应的所述相位时钟复位同步模块的输出端电连接，并接入对应的所述时钟信号，所述信号对齐单元的复位端接入所述异步复位异步释放信号，每个所述信号对齐单元用于根据接入的所述时钟信号、所述异步复位异步释放信号和接入的所述第一异步复位同步释放信号输出对应的第二异步复位同步释放信号。

8.根据权利要求7所述的用于多相位时钟的复位同步电路，其特征在于，至少一个所述信号对齐单元包括一个触发单元，和/或，至少一个所述信号对齐单元包括至少两级级联的触发单元。

9.根据权利要求6或8所述的用于多相位时钟的复位同步电路，其特征在于，所述触发单元包括d触发器。

10.根据权利要求4所述的用于多相位时钟的复位同步电路，其特征在于，所述第一相位时钟复位同步模块包括三级级联的触发单元，所述第二相位时钟复位同步模块、所述第三相位时钟复位同步模块和所述第四相位时钟复位同步模块包括两级级联的触发单元；