超结IGBT器件及其制备方法与流程

本发明属于半导体集成电路制造领域，涉及一种超结igbt器件及其制备方法。

背景技术：

1、igbt(insulated gate bipolar transistor，绝缘栅双极型晶体管)器件以其高输入阻抗及高电流能力，被广泛应用于电子电力领域。目前，对于具有载流子存储层(ncs层)的沟槽栅igbt器件，由于器件的击穿电压的限制，导致器件中载流子存储层的掺杂浓度受到限制，且由于工艺及微沟槽效应的限制，致使沟槽的尺寸难以进一步缩小，器件的正向导通损耗和开关损耗之间的折中关系难以进一步改善，如图1所示，为沟槽栅igbt器件的剖面结构示意图，包括集电区01、场截止层011、漂移区012、载流子存储层013、基区014、发射区015、p型接触区016、栅极沟槽02、栅氧层021、多晶硅栅极022、层间介质层03、发射极04、集电极05。为了改善沟槽栅igbt器件的性能，于器件的漂移区中引入具有n型柱和p型柱的超结结构的超结igbt出现，如图2所示，为超结igbt器件的剖面结构示意图，其通过图1中沟槽栅igbt器件的漂移区012和载流子存储层013替换为p型柱017及n型柱018，改善了器件关断损耗与导通损耗之间的折中关系，但是器件中载流子存储层的浓度依然难以提升，且器件的关断损耗与导通损耗之间的折中关系改善有限，同时其也存在着严重的关断震荡过大的问题。

2、因此，急需寻找一种改善器件的关断震荡且进一步改善器件的关断损耗与导通损耗之间的折中关系的超结igbt器件。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超结igbt器件及其制备方法，用于解决现有技术中igbt器件的关断损耗与导通损耗之间的折中关系难以进一步改善且关断震荡过大的问题。

2、为实现上述目的及其他相关目的，本发明提供了一种超结igbt器件，包括：

3、半导体结构，包括依次层叠的第一导电类型衬底、柱层、第一导电类型载流子存储层及第二导电类型基区，所述柱层包括沿x方向依次交替邻接排列的第一导电类型第一柱及第二导电类型第二柱，所述x方向垂直于所述衬底和所述柱层堆叠方向；

4、至少一第一导电类型发射区，位于所述第一柱正上方的所述基区的上表层；

5、第一沟槽结构，贯穿所述基区且底面延伸至所述载流子存储层中，所述发射区靠近所述第一沟槽结构的侧壁与所述第一沟槽结构邻接；

6、第二沟槽结构，嵌于所述半导体结构上表层且底面延伸至所述柱层上表层，至少一所述第二沟槽结构贯穿所述第一沟槽结构，且贯穿所述第一沟槽结构的所述第二沟槽结构底部的至少部分区域位于所述第一柱上表层；

7、第二导电类型集电区，位于所述衬底的下表层

8、发射极，与所述发射区及所述第二沟槽结构电连接；

9、集电极，与所述集电区电连接；

10、栅极，与所述第一沟槽结构电连接。

11、可选地，所述衬底的掺杂浓度大于所述第一柱的掺杂浓度。

12、可选地，所述第一沟槽结构包括第一沟槽、第一介质层及第一导电层，所述第一沟槽贯穿所述基区且底面延伸至所述载流子存储层中，所述第一介质层覆盖所述第一沟槽的内壁和底面，所述第一导电层填充所述第一沟槽并与所述栅极电连接，所述第二沟槽结构包括第二沟槽、第二介质层及第二导电层，所述第二沟槽的底面延伸至所述柱层上表层，所述第二介质层覆盖所述第二沟槽的内壁及底面，所述第二导电层填充所述第二沟槽并与所述发射极电连接。

13、可选地，所述第一沟槽结构位于所述第一柱的正上方，贯穿所述第一沟槽结构的所述第二沟槽结构的底部位于所述第一柱中，至少一所述第二沟槽结构贯穿所述第二柱正上方的所述基区与所述载流子存储层且底部延伸至所述第二柱中。

14、可选地，所述基区的上表层还设有第二导电类型接触区，所述接触区与所述第一柱正上方的所述发射区远离所述第一沟槽结构的侧壁邻接，所述接触区远离所述发射区的侧壁与所述第二柱正上方的所述第二沟槽结构的侧壁邻接。

15、可选地，在所述x方向上，位于所述第二柱正上方的所述第二沟槽结构与位于所述第一柱正上方的所述第一沟槽结构依次交替排列。

16、可选地，所述第一沟槽结构位于所述第一柱与所述第二柱交界区域的正上方，所述第二沟槽结构贯穿所述第一沟槽结构，且所述第二沟槽结构的底部位于交界区域的所述第一柱和所述第二柱的上表层。

17、可选地，所述第二柱正上方的所述基区的上表层还设有所述发射区，该所述发射区靠近所述第一沟槽结构的侧壁与所述第一沟槽结构的侧壁邻接。

18、可选地，器件中还设有层间介质层、第一接触孔及第二接触孔，所述层间介质层覆盖所述半导体结构、所述第一沟槽结构、所述第二沟槽结构及所述发射区的显露上表面，所述第一接触孔贯穿所述层间介质层且底面显露出所述发射区及所述第二沟槽结构的上表面，所述第二接触孔贯穿所述层间介质层且底面显露所述第一沟槽结构的上表面，所述发射极填充所述第一接触孔并通过所述第一接触孔与所述发射区及所述第二沟槽结构电连接，所述栅极填充所述第二接触孔并通过所述第二接触孔与所述第一沟槽结构电连接。

19、本发明还提供一种超结igbt器件的制备方法，包括以下步骤：

20、提供一包括依次层叠的第一导电类型衬底、柱层、第一导电类型载流子存储层及第二导电类型基区的半导体结构，所述柱层包括沿x方向依次交替邻接排列的第一导电类型第一柱及第二导电类型第二柱，所述x方向垂直于所述衬底与所述柱层堆叠方向；

21、形成嵌于所述半导体结构上表层的第一沟槽结构及第二沟槽结构，所述第一沟槽结构贯穿所述基区且底面延伸至所述载流子存储层中，所述第二沟槽结构的底面延伸至所述柱层上表层，至少一所述第二沟槽结构贯穿所述第一沟槽结构，且贯穿所述第一沟槽结构的所述第二沟槽结构的底部至少部分区域位于所述第一柱上表层；

22、形成至少一位于所述第一柱正上方的所述基区上表层的第一导电类型发射区，所述发射区靠近所述第一沟槽结构的侧壁与所述第一沟槽结构邻接；

23、形成与所述发射区和所述第二沟槽结构电连接的发射极及与所述第一沟槽结构电连接的栅极；

24、形成位于所述衬底下表层的第二导电类型集电区及与所述集电区电连接的集电极。

25、如上所述，本发明的超结igbt器件及其制备方法通过于器件中设置载流子存储层及贯穿第一沟槽结构和载流子存储层的第二沟槽结构，利用第二沟槽结构吸引空穴，使空穴向第一沟槽结构下方聚集，继而降低了器件开启阶段的第一沟槽结构的电压过冲，提升器件的栅控能力，同时利用贯穿第二沟槽结构贯穿第一沟槽结构，降低器件的米勒电容cgc，增大栅极与发射极之间的寄生电容cge，从而改善器件的关断损耗与导通损耗的折中关系，且第二沟槽结构可以辅助耗尽载流子存储层，增强器件的载流子存储效应，增继而增强器件导通过程中的电导调制效应，进一步降低器件的导通压降；通过于器件中设置贯穿基区与载流子存储层的第二沟槽结构，利用第二沟槽结构构成自偏置mos结构，在器件关断的过程中形成空穴抽取通道，加快关断过程中载流子的抽取速度，提高器件的关断速度，改善了器件的关断震荡问题，提升器件的性能，具有高度产业利用价值。