半导体器件及其制备方法、功率器件与流程

本申请实施例涉及半导体，尤其涉及一种半导体器件及其制备方法、功率器件。

背景技术：

1、屏蔽栅场效应晶体管（shielded gate trench fet，简称sgt fet）具有优化功率场效应管的高压、高速及低损耗性能，被广泛应用于高效率、高频率的功率转换场景。在这些场景中，功率器件需要同时具备高导通性能和高可靠性（宽安全工作区soa）。

2、相关技术中，通常通过掺杂工艺（诸如离子注入工艺）在基底内形成掺杂体区（boby），但是，目前的掺杂体区无法兼顾高安全工作区（safe operating area，简称soa）和低导通电阻的性能需求。

技术实现思路

1、鉴于上述问题，本申请实施例提供一种半导体器件及其制备方法、功率器件，能够同时兼顾高安全工作区和低导通电阻的性能需求。

2、为了实现上述目的，本申请实施例提供如下技术方案：

3、本申请实施例的第一方面提供一种半导体器件的制备方法，其包括：

4、提供具有器件区的基底，所述基底内具有至少一个沟槽，所述至少一个沟槽沿第二方向延伸，且所述至少一个沟槽内具有沟槽结构；

5、于所述基底上形成第一掩模层，所述第一掩模层包括多个沿第二方向间隔排布的第一掩膜开口，所述第一掩模开口沿第一方向延伸；其中，与所述器件区相对的多个所述第一掩模开口在所述第二方向上的尺寸呈线性变化，所述第一方向和所述第二方向相交；

6、以所述第一掩模层作为掩模层，执行掺杂工艺，以在所述基底暴露在每个所述第一掩模开口的区域形成初始体区；

7、对多个所述初始体区进行退火推阱处理，使多个初始体区扩散相连形成体区；其中，所述体区与所述器件区相对的部分的深度呈线性变化。

8、在一种可能的实现方式中，所述线性变化包括单调线性变化和/或分段线性变化。

9、在一种可能的实现方式中，所述基底还包括与所述器件区相邻的终端区，

10、在沿所述终端区指向所述器件区的方向，当所述线性变化为单调线性变化时，所述单调线性变化包括线性递增或者线性递减；以及，在沿所述终端区指向所述器件区的方向，当所述线性变化为分段线性变化时，所述分段线性变化为先线性递增再线性递减，或者，所述分段线性变化为先线性递减再线性递增。

11、在一种可能的实现方式中，所述体区与所述终端区相部分的深度，大于所述体区与所述器件区相对的部分的深度。

12、在一种可能的实现方式中，提供具有器件区的基底的步骤包括：

13、提供基底；

14、图案化所述基底，于所述基底内形成至少一个沟槽，所述至少一个沟槽沿第二方向延伸；

15、于所述沟槽内形成沟槽结构。

16、在一种可能的实现方式中，所述掺杂工艺包括离子注入工艺、热扩散掺杂工艺、固相扩散掺杂工艺的至少一种。

17、本申请实施例的第二方面提供一种半导体器件，其包括：

18、基底，所述基底包括器件区，所述基底内设置有至少一个沟槽结构，所述至少一个沟槽结构沿第二方向延伸；

19、体区，所述体区设置于所述基底内，并位于相对应的所述沟槽结构在第一方向的两侧，其中，所述体区与所述器件区相对的部分的深度呈线性变化，所述第一方向和所述第二方向相交。

20、在一种可能的实现方式中，所述沟槽结构包括屏蔽栅结构、隔离层以及栅极结构；

21、所述屏蔽栅结构包括屏蔽栅以及包覆所述屏蔽栅的底面和侧面的场氧化层；

22、所述隔离层设置于所述屏蔽栅结构背离所述基底的底面一侧；

23、所述栅极结构设置于所述隔离层上，且所述栅极结构包括栅极以及包覆所述栅极侧面的栅介质层。

24、在一种可能的实现方式中，所述场氧化层的厚度大于所述栅介质层的厚度。

25、本申请实施例的第三方面提供一种功率器件，其包括上述第二方面所提供的半导体器件。

26、本申请实施例提供的半导体器件及其制备方法、功率器件中，通过对第一掩模层进行改进，使得第一掩模层包括多个沿第二方向间隔排布的第一掩膜开口，且这些与器件区相对的第一掩膜开口在第二方向上的尺寸呈线性变化。随后以该第一掩模层作为掩模执行掺杂工艺，使基底在各个开口暴露区域形成多个初始体区，再对多个初始体区进行退火推阱处理，使其扩散相连形成体区，并使该体区与器件区相对部分的深度呈线性变化。这样，通过第一掩模开口的尺寸进行有序调节并配合后续推阱，可以在同一器件区内获得沿沟槽方向具有变化特征的体区形貌，协调导通损耗、工作边界及温度稳定性之间的关系，使得半导体器件具备能够实现高安全区的高深度的体区，也具备实现低导通电阻的低深度的体区。

27、进而，可以利用高深度体区可显著优化半导体器件电场分布，提升半导体契器件的雪崩耐量、反向耐压及热承载能力，拓宽半导体器件的安全工作区（soa）的电压、电流边界；也还可以利用低深度体区可减少载流子在体区的传输路径，降低半导体器件导通电阻，减少电流导通过程中的能量损耗，提升半导体器件的电能转换效率，兼顾半导体器件高安全工作区与低导通电阻的双重需求。

28、除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本申请实施例提供的半导体器件及其制备方法、功率器件所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

1.一种半导体器件的制备方法，其特征在于，包括：

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述线性变化包括单调线性变化和/或分段线性变化。

3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述基底还包括与所述器件区相邻的终端区，

4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述体区与所述终端区相对部分的深度，大于所述体区与所述器件区相对部分的深度。

5.根据权利要求1-4任一项所述的半导体器件的制备方法，其特征在于，提供具有器件区的基底的步骤包括：

6.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述掺杂工艺包括离子注入工艺、热扩散掺杂工艺、固相扩散掺杂工艺的至少一种。

7.一种半导体器件，其特征在于，包括：

8.根据权利要求7所述的半导体器件，其特征在于，所述沟槽结构包括屏蔽栅结构、隔离层以及栅极结构；

9.根据权利要求8所述的半导体器件，其特征在于，所述场氧化层的厚度大于所述栅介质层的厚度。

10.一种功率器件，其特征在于，包括权利要求7-9任一项所述的半导体器件。