半导体结构及其制备方法和存储系统与流程

本申请涉及半导体，更具体地，涉及半导体结构、半导体结构的制备方法和存储系统。

背景技术：

1、存储器是电子系统中的重要部件之一。快闪存储器为一种重要的存储器。快闪存储器(flash memory)又称为闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。根据结构的不同，闪存分为非门闪存(nor flash memory)和与非门闪存(nandflash memory)。相比nor flash memory，nand flash memory能提供高的单元密度，可以达到高存储密度，并且写入和擦除的速度也更快。随着半导体的生产工艺巨大的进步，为追求更低的单位存储单元的生产成本，三维(3d)闪存应用而生，例如3dnand闪存。

技术实现思路

1、本申请提供了一种半导体结构、半导体结构的制备方法和存储系统。

2、本申请一方面提供了一种半导体结构，包括：第一半导体层、堆叠结构、沟道结构和第二半导体层；堆叠结构位于第一半导体层沿第一方向的一侧；沟道结构沿第一方向贯穿堆叠结构和第一半导体层；第二半导体层位于第一半导体层背离堆叠结构的一侧；其中，第一半导体层沿与第一方向相交的方向相对于堆叠结构朝向沟道结构凸出。

3、在一些实施方式中，第一半导体层沿与第一方向相交的方向相对于堆叠结构朝向沟道结构凸出的尺寸为第一尺寸；沟道结构的沿伸至堆叠结构的部分的尺寸为第二尺寸；其中，第一尺寸为第二尺寸的14％～16％。

4、在一些实施方式中，第一半导体层包括开口；沟道结构穿过开口与第二半导体层连接。

5、在一些实施方式中，开口沿第二方向的尺寸小于位于堆叠结构中的沟道结构沿第二方向的尺寸；其中，第二方向与第一方向相交。

6、在一些实施方式中，沟道结构包括沟道层，沟道层穿过开口与第二半导体层连接。

7、在一些实施方式中，沟道结构包括第一沟道部和第二沟道部，第一沟道部穿过开口与第二半导体层连接，第二沟道部位于第一沟道部背离第二半导体层的一侧；其中，第一沟道部沿第二方向的尺寸小于第二沟道部沿第二方向的尺寸。

8、在一些实施方式中，第一沟道部的沿第二方向的尺寸小于开口沿第二方向的尺寸，第二沟道部沿第二方向的尺寸大于开口沿第二方向的尺寸。

9、在一些实施方式中，第二沟道部包括沟道层的延伸至堆叠结构的部分以及填充层。

10、在一些实施方式中，第一沟道部在与第一方向相交的截面上连续。

11、在一些实施方式中，第二半导体层背离沟道结构的一侧表面具有凸出部。

12、本申请的另一方面还提供一种半导体结构的制备方法，包括：形成第一半导体层；形成堆叠结构，堆叠结构位于第一半导体层沿第一方向的一侧；以及形成沟道结构，沟道结构沿第一方向贯穿堆叠结构和第一半导体层；以及形成第二半导体层，第二半导体层位于第一半导体层背离堆叠结构的一侧；其中，第一半导体层沿与第一方向相交的方向相对于堆叠结构朝向沟道结构凸出。

13、在一些实施方式中，制备方法还包括：在衬底层沿第一方向的一侧形成绝缘隔离层；其中，形成第一半导体层包括：在绝缘隔离层背离衬底层的一侧形成第一半导体层；其中，形成堆叠结构包括：在第一半导体层背离绝缘隔离层的一侧形成堆叠结构；其中，形成第二半导体层包括：去除衬底层和绝缘隔离层之后，形成第二半导体层。

14、在一些实施方式中，在第一半导体层背离绝缘隔离层的一侧形成堆叠结构，包括：在第一半导体层背离绝缘隔离层的一侧形成第一堆叠结构，第一堆叠结构包括交替层叠的第一绝缘层和第二绝缘层；以及将第二绝缘层替换为栅极层。

15、在一些实施方式中，形成沟道结构包括：在第一堆叠结构、第一半导体层和绝缘隔离层中形成沿第一方向延伸的沟道孔；经由沟道孔去除部分第一堆叠结构和部分绝缘隔离层，其中，沿与第一方向相交的方向，第一半导体层相对于第一堆叠结构和绝缘隔离层朝向沟道孔凸出；以及沟道孔中形成沟道结构。

16、在一些实施方式中，沿与第一方向相交的方向，第一半导体层相对于第一堆叠结构和绝缘隔离层朝向沟道孔凸出的尺寸为第一尺寸，沟道孔的沿伸至第一堆叠结构和绝缘隔离层的部分的尺寸为第二尺寸；其中，第一尺寸为第二尺寸的14％～16％。

17、在一些实施方式中，沟道孔还沿第一方向延伸至衬底层中；其中，经由沟道孔去除部分第一堆叠结构和部分绝缘隔离层之后，沿与第一方向相交的方向，沟道孔侧壁的衬底层相对于第一堆叠结构和绝缘隔离层朝向沟道孔凸出。

18、在一些实施方式中，在沟道孔中形成沟道结构包括：在沟道孔中形成功能层和沟道层；功能层位于沟道层沿与第一方向相交方向的侧部以及沿第一方向位于沟道层和衬底层之间；其中，制备方法还包括：在去除绝缘隔离层的过程中，去除功能层的一部分。

19、本申请又一方面提供了存储系统，包括控制器以及如上文任意实施方式提及的半导体结构，控制器耦接至半导体结构并用于控制半导体结构存储数据。

1.一种半导体结构，包括：

2.根据权利要求1所述的半导体结构，其中，所述第一半导体层沿与所述第一方向相交的方向相对于所述堆叠结构朝向沟道结构凸出的尺寸为第一尺寸；所述沟道结构的沿伸至所述堆叠结构的部分的尺寸为第二尺寸；

3.根据权利要求1所述的半导体结构，其中，所述第一半导体层包括开口；所述沟道结构穿过所述开口与所述第二半导体层连接。

4.根据权利要求3所述的半导体结构，其中，所述开口沿第二方向的尺寸小于位于所述堆叠结构中的所述沟道结构沿所述第二方向的尺寸；

5.根据权利要求3所述的半导体结构，其中，所述沟道结构包括沟道层，所述沟道层穿过所述开口与所述第二半导体层连接。

6.根据权利要求5所述的半导体结构，其中，所述沟道结构包括第一沟道部和第二沟道部，所述第一沟道部穿过所述开口与所述第二半导体层连接，所述第二沟道部位于所述第一沟道部背离所述第二半导体层的一侧；

7.根据权利要求6所述的半导体结构，其中，所述第一沟道部的沿所述第二方向的尺寸小于所述开口沿所述第二方向的尺寸，所述第二沟道部沿所述第二方向的尺寸大于所述开口沿所述第二方向的尺寸。

8.根据权利要求6所述的半导体结构，其中，所述第二沟道部包括所述沟道层的延伸至所述堆叠结构的部分以及填充层。

9.根据权利要求6所述的半导体结构，其中，所述第一沟道部在与所述第一方向相交的截面上连续。

10.根据权利要求1所述的半导体结构，其中，所述第二半导体层背离所述沟道结构的一侧表面具有凸出部。

11.一种半导体结构的制备方法，包括：

12.根据权利要求11所述的制备方法，其中，所述制备方法还包括：

13.根据权利要求12所述的制备方法，其中，在所述第一半导体层背离所述绝缘隔离层的一侧形成所述堆叠结构，包括：

14.根据权利要求13所述的制备方法，其中，形成所述沟道结构包括：

15.根据权利要求14所述的制备方法，其中，沿与所述第一方向相交的方向，所述第一半导体层相对于所述第一堆叠结构和所述绝缘隔离层朝向所述沟道孔凸出的尺寸为第一尺寸，所述沟道孔的沿伸至所述第一堆叠结构和所述绝缘隔离层的部分的尺寸为第二尺寸；

16.根据权利要求14所述的制备方法，其中，所述沟道孔还沿所述第一方向延伸至所述衬底层中；

17.根据权利要求14所述的制备方法，其中，在所述沟道孔中形成所述沟道结构包括：

18.一种存储系统，包括：