异质集成互补半导体器件及其制备方法

本发明涉及半导体，尤其涉及一种异质集成互补半导体器件及其制备方法。

背景技术：

1、氮化镓基场效应晶体管具备高频开关特性、低动态损耗与高耐压能力等优势，在现代电子技术领域有着广泛的应用前景。

2、然而，现有的氮化镓基场效应晶体管多为n沟道器件，也就是利用电子导电。对于氮化镓p沟道器件而言，由压电极化产生的二维空穴气有效质量较大，导致二维空穴气迁移率较低且难以实现较好的栅极控制。因为氮化镓p沟道器件良率较低，导致氮化镓互补逻辑电路的良率也较低。因此，在产业应用中，较少使用氮化镓互补逻辑电路，而是多采用静电功耗较大的氮化镓直接耦合逻辑电路。

技术实现思路

1、本发明提供了一种异质集成互补半导体器件及其制备方法，以提高异质集成互补半导体器件的良率。

2、根据本发明的一方面，提供了一种异质集成互补半导体器件，所述异质集成互补半导体器件包括：

3、异质结器件，所述异质结器件包括衬底、异质结、p型半导体层以及栅电极；其中，所述异质结位于所述衬底一侧；所述p型半导体层位于所述异质结远离所述衬底的一侧；所述栅电极位于所述p型半导体层远离所述衬底的一侧；

4、栅极绝缘层，位于所述栅电极远离所述衬底的一侧；

5、p型沟道层，位于所述栅极绝缘层远离所述衬底的一侧，所述p型沟道层的材料包括氧化碲；

6、第一源极以及第一漏极，均位于所述p型沟道层远离所述衬底的一侧。

7、可选地，所述p型沟道层的厚度范围为1纳米～50纳米。

8、可选地，所述异质集成互补半导体器件还包括第二源极以及第二漏极，所述第二源极和所述第二漏极均与所述异质结接触，并位于所述异质结远离所述衬底的一侧。

9、可选地，所述栅极绝缘层在所述衬底上的正投影，位于所述栅电极在所述衬底上的正投影内；所述p型沟道层在所述衬底上的正投影，位于所述栅极绝缘层在所述衬底上的正投影内。

10、可选地，所述异质集成互补半导体器件还包括第一钝化层，所述第一钝化层位于所述异质结远离所述衬底的一侧并与所述异质结接触；

11、所述第一钝化层覆盖所述p型半导体层的侧面以及所述栅电极的侧面；所述第一钝化层远离所述衬底的一面，与所述栅电极远离所述衬底的一面平齐；

12、所述栅极绝缘层在所述衬底上的正投影面积，大于所述栅电极在所述衬底上的正投影面积；且所述栅电极在所述衬底上的正投影，位于所述栅极绝缘层在所述衬底上的正投影内；所述p型沟道层在所述衬底上的正投影，与所述栅极绝缘层在所述衬底上的正投影重合。

13、可选地，所述异质结包括依次远离所述衬底的沟道层和势垒层。

14、可选地，所述异质集成互补半导体器件还包括：

15、第二钝化层，所述第二钝化层覆盖所述第一源极、所述第一漏极、所述第二源极及所述第二漏极；所述第二钝化层形成有暴露所述第一源极的第一开口、暴露所述第一漏极的第二开口、暴露所述第二源极的第三开口、以及暴露所述第二漏极的第四开口；

16、第一垂直连接结构，所述垂直连接结构填充所述第一开口并与所述第一源极连接；

17、第二垂直连接结构，所述第二垂直连接结构填充所述第三开口并与所述第二源极连接；

18、第三垂直连接结构，所述第三垂直连接结构填充所述第二开口及所述第四开口，并与所述第一漏极及所述第二漏极均连接。

19、根据本发明的另一方面，提供了一种异质集成互补半导体器件的制备方法，所述异质集成互补半导体器件的制备方法包括：

20、提供异质结器件，所述异质结器件包括衬底、异质结、p型半导体层以及栅电极；其中，所述异质结位于所述衬底一侧；所述p型半导体层位于所述异质结远离所述衬底的一侧；所述栅电极位于所述p型半导体层远离所述衬底的一侧；

21、于所述栅电极远离所述衬底的一侧形成栅极绝缘层；

22、于所述栅极绝缘层远离所述衬底的一侧形成p型沟道层；其中，所述p型沟道层的材料包括氧化碲；

23、于所述p型沟道层远离所述衬底的一侧形成第一源极以及第一漏极。

24、可选地，所述于所述栅极绝缘层远离所述衬底的一侧形成p型沟道层包括：

25、于所述栅极绝缘层远离所述衬底的一侧形成碲材料层；

26、对所述碲材料层进行退火处理形成所述p型沟道层。

27、可选地，于所述栅电极远离所述衬底的一侧形成栅极绝缘层之前，所述方法还包括：

28、于所述异质结远离所述衬底的一侧形成第一钝化层，所述第一钝化层覆盖所述p型半导体层的侧面以及所述栅电极的侧面；所述第一钝化层远离所述衬底的一面，与所述栅电极远离所述衬底的一面平齐。

29、本发明实施例的技术方案，采用的异质集成互补半导体器件包括：异质结器件，异质结器件包括衬底、异质结、p型半导体层以及栅电极；其中，异质结位于衬底一侧；p型半导体层位于异质结远离衬底的一侧；栅电极位于p型半导体层远离衬底的一侧；栅极绝缘层，位于栅电极远离衬底的一侧；p型沟道层，位于栅极绝缘层远离衬底的一侧，p型沟道层的材料包括氧化碲；第一源极以及第一漏极，均位于p型沟道层远离衬底的一侧。p型沟道层的材料包括氧化碲，p型沟道层的空穴在非晶态下仍能高效传输，也就是空穴迁移率较高；氧化碲材料可以在相对较低的温度下制备，与异质结器件的温度兼容；并且氧化碲材料的薄膜均匀性较好，使得器件一致性较好。也就是通过设置氧化碲材料的p型沟道层，可以极大地提高p沟道器件的良率，进而提高异质集成互补半导体器件的良率。

30、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

1.一种异质集成互补半导体器件，其特征在于，所述异质集成互补半导体器件包括：

2.根据权利要求1所述的异质集成互补半导体器件，其特征在于，所述p型沟道层的厚度范围为1纳米～50纳米。

3.根据权利要求1所述的异质集成互补半导体器件，其特征在于，所述异质集成互补半导体器件还包括第二源极以及第二漏极，所述第二源极和所述第二漏极均与所述异质结接触，并位于所述异质结远离所述衬底的一侧。

4.根据权利要求1所述的异质集成互补半导体器件，其特征在于，所述栅极绝缘层在所述衬底上的正投影，位于所述栅电极在所述衬底上的正投影内；所述p型沟道层在所述衬底上的正投影，位于所述栅极绝缘层在所述衬底上的正投影内。

5.根据权利要求1所述的异质集成互补半导体器件，其特征在于，所述异质集成互补半导体器件还包括第一钝化层，所述第一钝化层位于所述异质结远离所述衬底的一侧并与所述异质结接触；

6.根据权利要求1所述的异质集成互补半导体器件，其特征在于，所述异质结包括依次远离所述衬底的沟道层和势垒层。

7.根据权利要求3所述的异质集成互补半导体器件，其特征在于，所述异质集成互补半导体器件还包括：

8.一种异质集成互补半导体器件的制备方法，其特征在于，所述异质集成互补半导体器件的制备方法包括：

9.根据权利要求8所述的异质集成互补半导体器件的制备方法，其特征在于，所述于所述栅极绝缘层远离所述衬底的一侧形成p型沟道层包括：

10.根据权利要求8所述的异质集成互补半导体器件的制备方法，其特征在于，于所述栅电极远离所述衬底的一侧形成栅极绝缘层之前，所述方法还包括：