半导体结构及形成方法、半导体器件及存储系统与流程

本公开涉及存储器，具体而言，涉及一种半导体结构及形成方法、半导体器件及存储系统。

背景技术：

1、随着半导体工艺的发展，半导体器件的特征尺寸日益缩小，集成度也越来越高，平面存储单元的工艺和制造技术变得具有挑战性并且成本高昂，三维半导体结构应运而生。三维半导体结构通过将存储单元三维地布置在衬底等结构上来提高存储密度。

2、在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开的目的在于提供一种半导体结构及形成方法、半导体器件及存储系统。

2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

3、根据本公开的一方面，提供一种半导体结构，包括：沿第二方向延伸的键合层，所述键合层包括相连接的接触结构和连接结构，其中：所述接触结构沿第一方向至少部分贯穿所述键合层，所述第一方向垂直于所述第二方向；所述连接结构沿所述第一方向至少部分贯穿所述键合层，所述连接结构沿所述第一方向的深度与其沿所述第二方向的宽度之比不小于2.7。

4、根据本公开的一实施例，所述接触结构包括第一导电材料，所述连接结构包括第二导电材料，所述第二导电材料不同于所述第一导电材料。

5、根据本公开的一实施例，所述第一导电材料为铜，所述第二导电材料为钨。

6、根据本公开的一实施例，所述连接结构沿所述第一方向的深度与其沿所述第二方向的宽度之比在10至50之间。

7、根据本公开的一实施例，所述连接结构包括在所述第一方向上相对设置的第一端和第二端，所述连接结构的第一端与所述接触结构连接，所述接触结构沿所述第二方向的宽度大于所述连接结构的第一端沿所述第二方向的宽度。

8、根据本公开的一实施例，所述连接结构的第一端沿所述第二方向的宽度不大于120纳米。

9、根据本公开的一实施例，所述连接结构的第一端沿所述第二方向的宽度不大于105纳米。

10、根据本公开的一实施例，所述接触结构沿所述第二方向的宽度的一半与所述连接结构的第一端沿所述第二方向的宽度的一半的差不小于80纳米。

11、根据本公开的一实施例，所述连接结构的第二端沿所述第二方向的宽度不大于100纳米。

12、根据本公开的一实施例，所述连接结构的第二端沿所述第二方向的宽度不大于70纳米。

13、根据本公开的一实施例，所述半导体结构还包括互连层和互连结构，所述键合层与所述互连层沿所述第一方向堆叠，所述互连结构沿所述第一方向至少部分贯穿所述互连层，所述互连结构与所述连接结构的第二端连接。

14、根据本公开的一实施例，所述互连结构沿所述第二方向的宽度大于所述连接结构的第二端沿所述第二方向的宽度。

15、根据本公开的一实施例，所述键合层包括沿所述第一方向堆叠的第一介质层和第二介质层，所述接触结构沿所述第一方向贯穿所述第一介质层，所述连接结构沿所述第一方向至少部分贯穿所述第二介质层。

16、根据本公开的一实施例，所述第一介质层包括氮掺杂碳化硅材料，所述第二介质层包括氧化物材料。

17、根据本公开的一实施例，所述连接结构包括第一导电层和第二导电层，其中：在所述第二方向上，所述第一导电层设于所述第二导电层和所述第二介质层之间。

18、根据本公开的一实施例，所述半导体结构还包括互连层与互连结构，所述键合层与所述互连层沿所述第一方向堆叠，所述互连结构沿所述第一方向至少部分贯穿所述互连层，所述互连结构与所述连接结构连接；在所述第一方向上，所述第一导电层设于所述第二导电层和所述互连结构之间。

19、根据本公开的一实施例，所述第一导电层包括钽、氮化钽、钛、氮化钛中的至少一种，所述第二导电层包括钨。

20、根据本公开的一实施例，所述接触结构的平行于第一平面的截面为梯形，所述连接结构的平行于所述第一平面的截面为梯形，所述第一平面与所述第一方向和所述第二方向均平行，所述接触结构的梯形截面的短边与所述连接结构的梯形截面的长边相连接。

21、根据本公开的一实施例，所述半导体结构包括第一半导体结构和第二半导体结构，所述键合层包括第一键合层和第二键合层，所述第一键合层设于所述第一半导体结构，所述第二键合层设于所述第二半导体结构，所述第一键合层的接触结构连接所述第二键合层的接触结构。

22、根据本公开的再一方面，提供一种半导体结构形成方法，包括：提供互连层和互连结构，所述互连结构沿第一方向至少部分贯穿所述互连层，所述互连层沿第二方向延伸，所述第一方向垂直于所述第二方向；在所述互连层上形成键合层，所述键合层包括连接结构，其中：所述连接结构沿第一方向至少部分贯穿所述键合层，所述连接结构与所述互连结构连接，所述连接结构沿所述第一方向的深度与其沿所述第二方向的宽度之比不小于2.7。

23、根据本公开的一实施例，所述键合层还包括第二介质层；在所述互连层上形成键合层，包括：在所述互连层上形成所述第二介质层；在所述第二介质层上对应所述互连结构的位置贯穿所述第二介质层，形成通孔，所述通孔沿所述第一方向的深度与其沿所述第二方向的宽度之比不小于2.7；在所述通孔中形成所述连接结构。

24、根据本公开的一实施例，所述连接结构包括第一导电层和第二导电层；在所述通孔中形成所述连接结构，包括：在所述通孔的底面和侧壁形成所述第一导电层；在所述通孔中所述第一导电层的表面形成所述第二导电层。

25、根据本公开的一实施例，所述键合层还包括第一介质层和接触结构；在所述互连层上形成键合层，还包括：在所述第二介质层上形成所述第一介质层；在所述第一介质层的对应所述连接结构的位置形成所述接触结构，所述接触结构沿所述第二方向的宽度大于所述连接结构沿所述第二方向的宽度。

26、根据本公开的一实施例，在所述第一介质层的对应所述连接结构的位置形成所述接触结构，包括：在所述第一介质层的对应所述连接结构的位置形成凹槽，所述凹槽沿所述第二方向的宽度大于所述连接结构沿所述第二方向的宽度；在所述凹槽中形成所述接触结构。

27、根据本公开的再一方面，提供一种半导体器件，包括如上述任一种半导体结构。

28、根据本公开的再一方面，提供一种存储系统，包括如上述的半导体器件和与所述半导体器件耦合的控制器。

29、应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。

1.一种半导体结构，其特征在于，包括沿第二方向延伸的键合层，所述键合层包括相连接的接触结构和连接结构，其中：

2.根据权利要求1所述的半导体结构，其特征在于，所述接触结构包括第一导电材料，所述连接结构包括第二导电材料，所述第二导电材料不同于所述第一导电材料。

3.根据权利要求2所述的半导体结构，其特征在于，所述第一导电材料为铜，所述第二导电材料为钨。

4.根据权利要求1至3中任意一项所述的半导体结构，其特征在于，所述连接结构沿所述第一方向的深度与其沿所述第二方向的宽度之比在10至50之间。

5.根据权利要求1至3中任意一项所述的半导体结构，其特征在于，所述连接结构包括在所述第一方向上相对设置的第一端和第二端，所述连接结构的第一端与所述接触结构连接，所述接触结构沿所述第二方向的宽度大于所述连接结构的第一端沿所述第二方向的宽度。

6.根据权利要求5所述的半导体结构，其特征在于，所述连接结构的第一端沿所述第二方向的宽度不大于120纳米。

7.根据权利要求6所述的半导体结构，其特征在于，所述连接结构的第一端沿所述第二方向的宽度不大于105纳米。

8.根据权利要求5所述的半导体结构，其特征在于，所述接触结构沿所述第二方向的宽度的一半与所述连接结构的第一端沿所述第二方向的宽度的一半的差不小于80纳米。

9.根据权利要求5所述的半导体结构，其特征在于，所述连接结构的第二端沿所述第二方向的宽度不大于100纳米。

10.根据权利要求9所述的半导体结构，其特征在于，所述连接结构的第二端沿所述第二方向的宽度不大于70纳米。

11.根据权利要求5所述的半导体结构，其特征在于，还包括互连层和互连结构，所述键合层与所述互连层沿所述第一方向堆叠，所述互连结构沿所述第一方向至少部分贯穿所述互连层，所述互连结构与所述连接结构的第二端连接。

12.根据权利要求11所述的半导体结构，其特征在于，所述互连结构沿所述第二方向的宽度大于所述连接结构的第二端沿所述第二方向的宽度。

13.根据权利要求1至3中任意一项所述的半导体结构，其特征在于，所述键合层包括沿所述第一方向堆叠的第一介质层和第二介质层，所述接触结构沿所述第一方向贯穿所述第一介质层，所述连接结构沿所述第一方向至少部分贯穿所述第二介质层。

14.根据权利要求13所述的半导体结构，其特征在于，所述第一介质层包括氮掺杂碳化硅材料，所述第二介质层包括氧化物材料。

15.根据权利要求14所述的半导体结构，其特征在于，所述连接结构包括第一导电层和第二导电层，其中：

16.根据权利要求15所述的半导体结构，其特征在于，还包括互连层与互连结构，所述键合层与所述互连层沿所述第一方向堆叠，所述互连结构沿所述第一方向至少部分贯穿所述互连层，所述互连结构与所述连接结构连接；

17.根据权利要求15所述的半导体结构，其特征在于，所述第一导电层包括钽、氮化钽、钛、氮化钛中的至少一种，所述第二导电层包括钨。

18.根据权利要求1至3中任意一项所述的半导体结构，其特征在于，所述接触结构的平行于第一平面的截面为梯形，所述连接结构的平行于所述第一平面的截面为梯形，所述第一平面与所述第一方向和所述第二方向均平行，所述接触结构的梯形截面的短边与所述连接结构的梯形截面的长边相连接。

19.根据权利要求1至3中任意一项所述的半导体结构，其特征在于，包括第一半导体结构和第二半导体结构，所述键合层包括第一键合层和第二键合层，所述第一键合层设于所述第一半导体结构，所述第二键合层设于所述第二半导体结构，所述第一键合层的接触结构连接所述第二键合层的接触结构。

20.一种半导体结构形成方法，其特征在于，包括：

21.根据权利要求20所述的方法，其特征在于，所述键合层还包括第二介质层；

22.根据权利要求21所述的方法，其特征在于，所述连接结构包括第一导电层和第二导电层；

23.根据权利要求21或22所述的方法，其特征在于，所述键合层还包括第一介质层和接触结构；

24.根据权利要求23所述的方法，其特征在于，在所述第一介质层的对应所述连接结构的位置形成所述接触结构，包括：

25.一种半导体器件，其特征在于，包括权利要求1至19中任意一项所述的半导体结构。

26.一种存储系统，其特征在于，包括如权利要求25所述的半导体器件和与所述半导体器件耦合的控制器。