半导体器件及形成方法与流程

本发明涉及半导体制造，尤其涉及一种半导体器件及形成方法。

背景技术：

1、飞行时间技术(photon time of flight，简称tof)是利用光信号发射与接收的时间差(d-tof)或相位差(i-tof)进行距离测量的一种方法，d-tof的核心像素感光单元为单光子雪崩二极管(single photon avalanche diode，简称spad)是工作在反向雪崩击穿区域的二极管，可以通过光子在半导体中产生光生载流子，光生载流子漂移进入单光子雪崩二极管的反偏pn结耗尽区中的强电场内，就会触发雪崩击穿产生大电流信号，从而实现单光子信号的探测。

2、实际使用中，单光子雪崩二极管通常为紧密排布的大面积阵列，为避免不同单光子雪崩二极管间光信号以及光生电信号的串扰，单光子雪崩二极管之间需要进行全深度的隔离，通常的硅基单光子雪崩二极管使用深沟槽结构(deep trench isolation，简称dti)进行隔离，深沟槽结构的深槽在刻蚀完成后其中填充用于光学与电学隔离的材料，填充材料一般由深沟槽结构表面的电学绝缘材料层和内部填充材料层组成。

3、spad光探测阵列的工作原理是：激光器发射激光，激光照射到物体上，然后物体发生反射，反射的激光被spad光探测阵列时，光信号从器件背面通过透镜进入到器件内部，光子在p+和dnw的交接处触发雪崩效应，器件产生雪崩电流，将光信号转化为电信号，而由非激光器发出的其他来源引起的spad误计数所占spad总计数的比例称为暗计数率。

4、目前外界温度的变化产生的热噪声以及自身工艺过程中引入的等离子损伤等都会影响spad的暗计数率，所以如何降低等离子体蚀刻和生长步骤对spad的暗计数率的影响，这是目前急需解决的技术问题。

技术实现思路

1、本发明解决的技术问题是提供一种半导体器件及形成方法，减少对spad的暗计数率的影响，提升spad的性能。

2、为解决上述问题，本发明提供一种半导体器件，包括：第一衬底，所述第一衬底包括多个像素区和浮动区，所述第一衬底包括相对的第一面和第二面；位于所述像素区的所述第一衬底内的单光子雪崩二级管单元，所述单光子雪崩二级管单元自所述第二面设置于所述第一衬底内；位于所述第一衬底内的深沟槽结构，所述深沟槽结构位于相邻所述像素区之间以及所述像素区与所述浮动区之间；位于所述第一面的介质层，所述介质层内形成具有第一通孔和第二通孔，所述第一通孔的底部暴露出所述深沟槽结构的顶部表面，所述第二通孔的底部延伸至所述浮动区的所述第一衬底内；位于所述第一通孔和所述第二通孔内的导电层。

3、可选的，所述导电层的材料包括铝。

4、可选的，所述深沟槽结构包括深沟槽和填充在所述深沟槽内的金属填充物，所述金属填充物的材料包括钨。

5、可选的，所述单光子雪崩二级管单元包括设置于所述第一衬底内的掺杂层，所述掺杂层呈第一导电类型；位于所述第一衬底内且围绕所述掺杂层的深阱，所述深阱呈第二导电类型，所述第一导电类型与所述第二导电类型相反；位于所述深阱内的重掺杂层，其中，所述深阱分隔开所述掺杂层和所述重掺杂层。

6、可选的，还包括：位于所述像素区的所述第一面上的散射结构。

7、可选的，还包括：位于所述第二面的第一互连结构，所述第一互连结构与所述单光子雪崩二级管单元形成电连接。

8、可选的，还包括第二衬底，所述第二衬底上具有器件结构，所述器件结构上电连接有第二互连结构，所述第一衬底与所述第二衬底键合，所述第一互连结构与所述第二互连结构形成电连接。

9、相应的，本发明还提供一种半导体器件的形成方法，包括：提供第一衬底，所述第一衬底包括多个像素区和浮动区，所述第一衬底包括相对的第一面和第二面；自所述第二面在所述像素区的所述第一衬底内形成单光子雪崩二级管单元；自所述第一面向所述第二面在所述第一衬底内形成深沟槽结构，所述深沟槽结构位于相邻所述像素区之间以及所述像素区与所述浮动区之间；在所述第一面和所述深沟槽结构表面上形成初始介质层；刻蚀所述初始介质层，形成介质层，所述介质层内具有第一通孔和第二通孔，所述第一通孔的底部暴露出所述深沟槽结构的顶部表面，所述第二通孔的底部延伸至所述浮动区的所述第一衬底内；在所述第一通孔和所述第二通孔内形成导电层。

10、可选的，在形成所述深沟槽结构之前，还包括：在所述第二面上形成第一互连结构，所述第一互连结构与所述单光子雪崩二级管单元形成电连接。

11、可选的，在形成所述深沟槽结构之前，还包括：提供第二衬底，所述第二衬底上具有器件结构；在所述器件结构表面形成电连接的第二互连结构，将所述第一衬底与所述第二衬底键合，所述第一互连结构与所述第二互连结构形成电连接。

12、可选的，在将所述第一衬底与所述第二衬底键合之后，形成所述深沟槽结构，所述深沟槽结构的形成方法包括：自所述第一面向所述第二面刻蚀相邻所述像素区之间的所述第一衬底以及所述像素区与所述浮动区之间的所述第一衬底，在所述第一衬底内形成多个深沟槽；在所述深沟槽内填充金属填充物；对所述金属填充物进行平坦化。

13、可选的，还包括：在所述像素区的所述第一面上形成散射结构。

14、可选的，所述散射结构的形成方法包括：刻蚀所述像素区的所述第一面，在所述第一面上形成多个凹槽；在所述凹槽的侧壁形成钝化层，形成所述散射结构，其中所述钝化层还延伸至所述深沟槽的侧壁以及所述第一面上。

15、可选的，所述导电层材料包括铝。

16、可选的，所述金属填充物的材料包括钨。

17、与现有技术相比，本发明的技术方案具有以下优点：

18、本发明半导体器件的形成方法中，第一衬底包括相对的第一面和第二面，第一衬底包括多个像素区和浮动区，自第二面在像素区的第一衬底内形成单光子雪崩二级管单元后直接自第一面向第二面在第一衬底内形成深沟槽结构，其中深沟槽结构位于相邻像素区之间以及像素区和浮动区之间；之后在第一面和深沟槽结构的表面形成初始介质层，在所述第一面和所述深沟槽结构表面上形成初始介质层；刻蚀所述初始介质层，形成介质层，所述介质层内具有第一通孔和第二通孔，所述第一通孔的底部暴露出所述深沟槽结构的顶部表面，所述第二通孔的底部延伸至所述浮动区的所述第一衬底内；在所述第一通孔和所述第二通孔内形成导电层；一方面在形成单光子雪崩二级管单元之后，就在第一衬底内形成深沟槽结构，这样第一衬底就先被深沟槽结构保护好，从而避免了等离子轰击进行生长或者刻蚀的步骤对第一衬底造成的损伤，因此减少对spad的暗计数率的影响；另外一方面，在同一光罩中形成第一通孔和第二通孔，在第一通孔和第二通孔内填充导电层将像素区和浮动区引出，减少光罩，步骤简单，节约成本。

1.一种半导体器件，其特征在于，包括：

2.如权利要求1所述的半导体器件，其特征在于，所述导电层的材料包括铝。

3.如权利要求1所述的半导体器件，其特征在于，所述深沟槽结构包括深沟槽和填充在所述深沟槽内的金属填充物，所述金属填充物的材料包括钨。

4.如权利要求1所述的半导体器件，其特征在于，所述单光子雪崩二级管单元包括设置于所述第一衬底内的掺杂层，所述掺杂层呈第一导电类型；

5.如权利要求1所述的半导体器件，其特征在于，还包括：位于所述像素区的所述第一面上的散射结构。

6.如权利要求1所述的半导体器件，其特征在于，还包括：位于所述第二面的第一互连结构，所述第一互连结构与所述单光子雪崩二级管单元形成电连接。

7.如权利要求6所述的半导体器件，其特征在于，还包括第二衬底，所述第二衬底上具有器件结构，所述器件结构上电连接有第二互连结构，所述第一衬底与所述第二衬底键合，所述第一互连结构与所述第二互连结构形成电连接。

8.一种半导体器件的形成方法，其特征在于，包括：

9.如权利要求8所述的半导体器件的形成方法，其特征在于，在形成所述深沟槽结构之前，还包括：在所述第二面上形成第一互连结构，所述第一互连结构与所述单光子雪崩二级管单元形成电连接。

10.如权利要求9所述的半导体器件的形成方法，其特征在于，在形成所述深沟槽结构之前，还包括：提供第二衬底，所述第二衬底上具有器件结构；在所述器件结构表面形成电连接的第二互连结构，将所述第一衬底与所述第二衬底键合，所述第一互连结构与所述第二互连结构形成电连接。

11.如权利要求10所述的半导体器件的形成方法，其特征在于，在将所述第一衬底与所述第二衬底键合之后，形成所述深沟槽结构，所述深沟槽结构的形成方法包括：

12.如权利要求11所述的半导体器件的形成方法，还包括：在所述像素区的所述第一面上形成散射结构。

13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述散射结构的形成方法包括：

14.如权利要求8所述的半导体器件的形成方法，其特征在于，所述导电层材料包括铝。

15.如权利要求11所述的半导体器件的形成方法，其特征在于，所述金属填充物的材料包括钨。