存储器元件的制造方法与流程

本发明涉及半导体，特别涉及一种整合硬掩模开口与字线图案化步骤的存储器元件制造方法，具体可适用于多晶硅栅/高介质金属栅的高效能/低功耗/低漏电逻辑元件、混合信号元件、嵌入式存储器、bcd (bipolar-cmos-dmos)、高压元件等相关产品及制作工艺。

背景技术：

1、具有选择栅、浮栅、控制栅以及抹除栅的分离栅式(split-gate)非挥发性闪存存储单元是众所周知的现有技术，而在同一硅芯片上形成逻辑元件（亦即低压及/或高压逻辑元件）也为惯常做法，如此制作工艺中可共用存储元件与逻辑元件两者的一些制作工艺步骤（例如，使用同一多晶硅沉积步骤同时形成用于存储元件以及逻辑元件的栅极）。这类与逻辑元件共同形成的存储器可称为嵌入式(embedded)存储器，其具有集成度高、节省空间与成本、以及效能增强等优势。

2、然而，形成嵌入式存储器的其他制作工艺步骤可能会影响到逻辑元件，反之亦然，故要在同一晶圆（晶片）上形成这两类元件的制作工艺通常是繁复且困难的。故此，本领域的技术人士需致力于减少嵌入式存储器的制作工艺步骤，以降低其成本与制作工艺周期时间，增进产品的竞争力。

技术实现思路

1、有鉴于前述现有技术中遇到的问题，本发明于此提出了一种新颖的存储器元件的制造方法，其特点在于存储单元的硬掩模接触开口与字线的图案化是整合在同一制作工艺中，如此可省下相关的光掩模与光刻步骤。

2、本发明的目的在于提出一种存储器元件的制造方法，其步骤包含：提供一基底；在该基底上依序形成一第一绝缘层、一第一硅层、一第二绝缘层、一第二硅层以及一掩模层；将该掩模层、该第二硅层以及该第二绝缘层图案化成两叠层结构，其中该掩模层、该第二硅层以及该第二绝缘层分别转变为每一该两叠层结构中的一硬掩模、一控制栅以及一阻挡氧化层；将该第一硅层与该第一绝缘层分别图案化成每一该两叠层结构中的一浮栅与一隧穿氧化层；在该两叠层结构之间的该基底中形成一源极；在该两叠层结构之间与外侧形成一多晶硅层；进行一光刻制作工艺图案化该两硬掩模以及该多晶硅层，如此在每一该硬掩模中形成一接触开口露出该控制栅，而该两叠层结构外侧的该多晶硅层被转变为两字线；在该两字线外侧分别形成一漏极；以及在该两接触开口中形成接触件连接该两控制栅。

3、本发明具体地可适用于多晶硅栅/高介质金属栅的高效能/低功耗/低漏电逻辑元件、混合信号元件、嵌入式存储器、bcd(bipolar-cmos-dmos)、高压元件等相关产品及制作工艺。

4、本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为显而易见。

1.一种存储器元件的制造方法，包含：

2.如权利要求1所述的存储器元件的制造方法，还包含在该光刻制作工艺前进行蚀刻制作工艺降低该多晶硅层的高度至低于该两硬掩模的顶面，如此该两叠层结构之间的该多晶硅层被转变为抹除栅。

3.如权利要求2所述的存储器元件的制造方法，还包含在形成该多晶硅层前在该两叠层结构之间的侧壁与该基底上形成第三绝缘层，该绝缘层位于该抹除栅与该基底之间。

4.如权利要求2所述的存储器元件的制造方法，还包含在该蚀刻制作工艺前进行化学机械平坦化制作工艺移除一定高度以上的该多晶硅层与该两硬掩模，使该多晶硅层与该两硬掩模的顶面齐平。

5.如权利要求1所述的存储器元件的制造方法，形成该些接触件的步骤包含：

6.如权利要求1所述的存储器元件的制造方法，还包含在该硬掩模、该控制栅以及该阻挡氧化层形成后在该两叠层结构的侧壁上形成第一间隔壁。

7.如权利要求6所述的存储器元件的制造方法，还包含以该两硬掩模以及该第一间隔壁为掩模进行蚀刻制作工艺将该第一硅层与该第一绝缘层分别图案化成每一该两叠层结构中的该浮栅以及该隧穿氧化层。

8.如权利要求1所述的存储器元件的制造方法，还包含在形成该多晶硅层前在该两叠层结构外侧的侧壁与该基底上形成第四绝缘层，该第四绝缘层位于该两字线与该基底之间。

9.如权利要求1所述的存储器元件的制造方法，还包含在该两字线的外侧分别形成轻掺杂漏极，该轻掺杂漏极与该漏极连接。

10.如权利要求1所述的存储器元件的制造方法，还包含在该两字线的侧壁上形成第二间隔壁，以及以该些第二间隔壁为掩模进行离子注入制作工艺在该两字线外侧分别形成该漏极。