半导体结构及其制备方法与流程

本申请涉及集成电路，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、相关技术中的功率器件通常包括三极管（bipolar junction transistor，bjt）、可控硅（silicon controlled rectifier，scr）、金属氧化物半导体场效晶体管（metaloxide semiconductor field effect transistor，mosfet）三种。

2、然而，相关技术中的功率器件存在抗浪涌能力不足的问题。

技术实现思路

1、基于此，有必要提供一种抗浪涌能力较好的半导体结构及其制备方法。

2、第一方面，本申请提供一种半导体结构，包括：

3、衬底，具有第一导电类型；所述衬底的厚度小于所述衬底的少数载流子扩散长度；

4、触发极结构，位于所述衬底在第一方向上的第一侧；

5、至少一源极结构，位于所述衬底在第一方向上的第二侧；

6、至少一漏极结构，位于所述衬底在第一方向上的第二侧，且与所述源极结构间隔设置。

7、在其中一些实施例中，所述触发极结构包括：

8、第一掺杂区，位于衬底内，且位于所述衬底在第一方向上的第一侧；所述第一掺杂区具有第二导电类型；所述第二导电类型与所述第一导电类型相反；

9、第一导电层，位于所述第一掺杂区远离所述衬底的一侧。

10、在其中一些实施例中，所述第一掺杂区包括多个间隔设置的第一子掺杂区。

11、在其中一些实施例中，所述源极结构包括：

12、第二掺杂区，位于衬底内，且位于所述衬底在第一方向上的第二侧；所述第二掺杂区具有第二导电类型；

13、第二导电层，位于所述第二掺杂区远离所述衬底的一侧，与所述第二掺杂区电连接；

14、其中，至少一所述源极结构的第二导电层与所述衬底直接接触。

15、在其中一些实施例中，所述漏极结构包括：

16、第三掺杂区，位于衬底内，且位于所述衬底在第一方向上的第二侧；所述第三掺杂区具有第二导电类型；

17、第三导电层，位于所述第三掺杂区远离所述衬底的一侧，与所述第三掺杂区电连接；所述第三导电层在所述衬底的第二侧表面的正投影位于所述第三掺杂区在所述衬底的第二侧表面的正投影内。

18、在其中一些实施例中，所述相邻的所述第二掺杂区和所述第三掺杂区在第二方向上的间距为1μm~10μm；所述第二方向与所述第一方向垂直。

19、在其中一些实施例中，所述半导体结构还包括：

20、钝化层，位于所述衬底的第二侧，所述钝化层内具有第一开口和第二开口，所述第一开口暴露出所述第二掺杂区，所述第二开口暴露出所述第三掺杂区；所述第二导电层位于所述第一开口内，所述第三导电层位于所述第二开口内。

21、第二方面，本申请提供一种半导体结构的制备方法，所述方法包括：

22、提供衬底，所述衬底具有第一导电类型，所述衬底的厚度小于所述衬底的少数载流子扩散长度；

23、于所述衬底在第一方向上的第一侧形成触发极结构；

24、于所述衬底在第一方向上的第二侧形成至少一源极结构和至少一漏极结构；所述漏极结构与所述源极结构间隔设置。

25、在其中一些实施例中，所述于所述衬底在第一方向上的第一侧形成触发极结构，包括：

26、于所述衬底内第一方向上的第一侧形成第一掺杂区；其中，所述第一掺杂区具有第二导电类型，第二导电类型与第一导电类型不同；

27、于所述第一掺杂区远离所述衬底的一侧形成第一导电层。

28、在其中一些实施例中，所述于所述衬底在第一方向上的第二侧形成至少一源极结构和至少一漏极结构，包括：

29、于所述衬底内第一方向上的第二侧分别形成第二掺杂区和第三掺杂区；所述第二掺杂区和所述第三掺杂区均具有第二导电类型，且所述第二掺杂区和所述第三掺杂区在第二方向上间隔设置；所述第二方向与所述第一方向垂直；

30、于所述衬底内第一方向上的第二侧形成第二导电层和第三导电层；

31、其中，所述第二导电层与所述第二掺杂区电连接，所述第三导电层与所述第三掺杂区电连接；至少一所述源极结构的第二导电层与所述衬底直接接触；所述第三导电层在所述衬底的第二侧表面的正投影位于所述第三掺杂区在所述衬底的第二侧表面的正投影内。

32、上述半导体结构及半导体结构的制备方法，至少/可以具有以下有益效果：

33、本申请的半导体结构包括衬底、触发极结构、源极结构和漏极结构，其中，衬底具有第一导电类型，触发极结构、源极结构和漏极结构均具有第二导电类型，当触发极结构未被施加触发电压时，无少子注入衬底，源极结构与漏极结构被高阻衬底隔离，无电流通过，半导体结构关断。当触发极结构被施加触发电压后，触发极结构可以向衬底注入大量少子，由于衬底的厚度小于衬底的少数载流子扩散长度，因此注入的少子可以几乎无复合地垂直穿过衬底，到达衬底的第二侧表面，进而少子在衬底第二侧表面的源极结构与漏极结构之间的界面处大量积累，形成高浓度电子积累层（导电沟道），连通源极结构与漏极结构，进而半导体结构导通。可以看出，本申请的半导体结构中，触发极结构-衬底-源漏极结构构成一个完整的双极型tvs（transient voltage suppressors，瞬态电压抑制器）结构，当源漏极或触发极出现浪涌过电压时，该tvs结构会提前发生雪崩击穿，将浪涌能量以电流形式快速泄放，因此，本申请的半导体结构具有较好的抗浪涌能力。

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述触发极结构包括：

3.根据权利要求2所述的半导体结构，其特征在于，所述第一掺杂区包括多个间隔设置的第一子掺杂区。

4.根据权利要求1所述的半导体结构，其特征在于，所述源极结构包括：

5.根据权利要求4所述的半导体结构，其特征在于，所述漏极结构包括：

6.根据权利要求5所述的半导体结构，其特征在于，所述相邻的所述第二掺杂区和所述第三掺杂区在第二方向上的间距为1μm~10μm；所述第二方向与所述第一方向垂直。

7.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：

8.一种半导体结构的制备方法，其特征在于，所述方法包括：

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述于所述衬底在第一方向上的第一侧形成触发极结构，包括：

10.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述于所述衬底在第一方向上的第二侧形成至少一源极结构和至少一漏极结构，包括：