金刚石与GaN单片异质集成逻辑功率驱动电路及制备方法

本发明属于半导体器件，具体涉及金刚石与gan单片异质集成逻辑功率驱动电路及制备方法。

背景技术：

1、以氮化镓（gan）为代表的宽禁带半导体，相较于传统硅基材料，具有更大的禁带宽度、更高的电子迁移率、更快的饱和电子速度及更优的介电性能，特别适用于高频、高压电力电子应用。

2、相比于采用gan分立器件的系统，gan单片集成技术不仅具备成本优势，还能有效抑制寄生电容与寄生电感，从而提升系统的效率与可靠性。目前，n沟道gan高电子迁移率晶体管（hemt）已有成熟的增强型产品。

3、然而，互补逻辑电路要求p沟道与n沟道器件性能匹配，而现有p沟道gan器件存在空穴迁移率极低、欧姆接触困难、开态电流小、关态漏电流大、动态损耗高等问题，导致驱动电路高温稳定性差、抗干扰能力弱；此外，传统方案中封装互连引入的寄生效应也进一步恶化了电路性能。这些问题严重制约了基于宽禁带半导体的互补逻辑电路的性能与可靠性。

技术实现思路

1、本发明的目的在于克服基于宽禁带半导体的互补逻辑电路的性能与可靠性差的问题，提出了金刚石与gan单片异质集成逻辑功率驱动电路及制备方法。

2、为达到上述目的，本发明采用如下技术方案：

3、第一方面，本发明提供金刚石与gan单片异质集成逻辑功率驱动电路，包括衬底、aln/gan缓冲层、多个i-gan沟道层、algan势垒层、sin钝化层、多个p型金刚石fet、多个n型gan hemt、栅介质层和金属互连结构；aln/gan缓冲层设于衬底上；多个i-gan沟道层间隔设于aln/gan缓冲层上，相邻i-gan沟道层之间设有延伸至aln/gan缓冲层内的隔离槽；algan势垒层覆盖各i-gan沟道层，sin钝化层覆盖algan势垒层；各i-gan沟道层上方分别设置p型金刚石fet或n型gan hemt；各p型金刚石fet自下而上依次包括金刚石层和氢终止层，金刚石层设于sin钝化层上；栅介质层覆盖各氢终止层、隔离槽及各n型gan hemt；栅介质层上设有各p型金刚石fet的源电极、漏电极和栅电极，各p型金刚石fet的源电极与漏电极穿过栅介质层与氢终止层接触；各n型gan hemt的源电极、漏电极和栅电极穿过sin钝化层与algan势垒层接触；金属互连结构与各电极连接：一个p型金刚石fet的栅电极与一个n型gan hemt的栅电极相互电连接，p型金刚石fet的漏电极与n型gan hemt的漏电极相互电连接，组成一组晶体管单元；多组晶体管单元前后依次设置，相邻两组中前组的漏电极与后组的栅电极电连接；末组晶体管单元的漏电极与一个输出用n型gan hemt的栅电极电连接；各p型金刚石fet的源电极相互电连接；各n型gan hemt的源电极相互电连接。

4、进一步地，各p型金刚石fet的金刚石层均键合于sin钝化层上；各p型金刚石fet的栅电极均设于栅介质层的上表面；

5、各n型gan hemt的源电极、漏电极和栅电极上方的栅介质层开设有通孔，金属互连结构穿过通孔与各电极连接。

6、进一步地，栅介质层的材料为三氧化二铝；各p型金刚石fet的栅电极材料均为铝；各p型金刚石fet的源电极与漏电极材料均为金，源电极与漏电极均与氢终止层形成欧姆接触。

7、进一步地，各n型gan hemt的源电极与漏电极均包括自下而上依次层叠的钛层、铝层、镍层与金层，源电极与漏电极均与algan势垒层形成欧姆接触；各n型gan hemt的栅电极均包括自下而上依次层叠的镍层与金层。

8、进一步地，电路的边缘设有台阶结构，台阶结构自电路的上表面向下延伸至aln/gan缓冲层内部；隔离槽的内壁与底部均覆盖有栅介质层。

9、进一步地，衬底的材料为硅、蓝宝石或碳化硅；aln/gan缓冲层为aln缓冲层或gan缓冲层。

10、第二方面，本发明提供金刚石与gan单片异质集成逻辑功率驱动电路的制备方法，包括以下步骤：

11、在衬底上依次形成aln/gan缓冲层、i-gan沟道层和algan势垒层，得到gan基外延片；

12、在gan基外延片上淀积sin钝化层；

13、在sin钝化层的部分区域转移形成金刚石层；

14、刻蚀gan基外延片至aln/gan缓冲层内，形成隔离槽，得到多个器件孤岛；

15、在金刚石层的表面形成氢终止层；

16、刻蚀去除不带金刚石层的器件孤岛上的部分sin钝化层，露出algan势垒层，制备n型gan hemt的源电极、漏电极和栅电极；

17、在各器件孤岛的表面淀积栅介质层，栅介质层覆盖氢终止层、隔离槽、各n型ganhemt的sin钝化层及各电极；

18、刻蚀去除氢终止层上方的部分栅介质层，形成源漏通孔，露出氢终止层；

19、在源漏通孔内制备p型金刚石fet的源电极与漏电极，源电极与漏电极接触氢终止层；

20、在金刚石层上方的栅介质层上制备p型金刚石fet的栅电极；

21、刻蚀去除各n型gan hemt的电极上方的部分栅介质层，形成互连通孔；

22、在栅介质层上制备金属互连结构，金属互连结构穿过互连通孔连接各电极。

23、进一步地，金刚石层通过键合工艺转移并图形化形成；

24、刻蚀形成隔离槽的同时，在gan基外延片的边缘刻蚀形成台阶结构，台阶结构向下延伸至aln/gan缓冲层内；

25、采用氢等离子体处理金刚石层的表面，形成氢终止层。

26、进一步地，制备n型gan hemt的源电极与漏电极后，进行退火处理形成欧姆接触；源电极与漏电极均包括依次层叠的钛层、铝层、镍层与金层；栅电极包括依次层叠的镍层与金层。

27、进一步地，p型金刚石fet的源电极与漏电极采用金层制备，与氢终止层形成欧姆接触；

28、栅介质层采用三氧化二铝材料淀积形成；

29、p型金刚石fet的栅电极采用铝材料制备；

30、衬底采用硅、蓝宝石或碳化硅材料；

31、aln/gan缓冲层采用aln材料或gan材料形成。

32、与现有技术相比，本发明具有以下有益的技术效果：

33、本发明提出的金刚石与gan单片异质集成逻辑功率驱动电路，金刚石具有极高的空穴迁移率和超高热导率，可有效弥补p沟道gan器件空穴输运能力不足与散热性能差的缺陷；gan则凭借其高电子迁移率、高临界击穿场强及高频响应特性，保证了n沟道器件的优异性能。通过单片异质集成，该方法不仅使互补逻辑电路在开态电流、开关速度和功率效率方面获得显著提升，而且利用金刚石的高效散热通道，从根本上抑制了高功率工作下的自热效应。片上集成的逻辑-功率单元可实现从低压逻辑信号到高压大电流输出的逐级放大，省去外部驱动芯片，显著降低系统延迟与寄生参数。本发明为下一代高功率密度、高可靠性智能功率集成电路提供了创新的实现路径。

1.金刚石与gan单片异质集成逻辑功率驱动电路，其特征在于，包括衬底、aln/gan缓冲层、多个i-gan沟道层、algan势垒层、sin钝化层、多个p型金刚石fet、多个n型gan hemt、栅介质层和金属互连结构；aln/gan缓冲层设于衬底上；多个i-gan沟道层间隔设于aln/gan缓冲层上，相邻i-gan沟道层之间设有延伸至aln/gan缓冲层内的隔离槽；algan势垒层覆盖各i-gan沟道层，sin钝化层覆盖algan势垒层；各i-gan沟道层上方分别设置p型金刚石fet或n型gan hemt；各p型金刚石fet自下而上依次包括金刚石层和氢终止层，金刚石层设于sin钝化层上；栅介质层覆盖各氢终止层、隔离槽及各n型gan hemt；栅介质层上设有各p型金刚石fet的源电极、漏电极和栅电极，各p型金刚石fet的源电极与漏电极穿过栅介质层与氢终止层接触；各n型gan hemt的源电极、漏电极和栅电极穿过sin钝化层与algan势垒层接触；金属互连结构与各电极连接：一个p型金刚石fet的栅电极与一个n型gan hemt的栅电极相互电连接，p型金刚石fet的漏电极与n型gan hemt的漏电极相互电连接，组成一组晶体管单元；多组晶体管单元前后依次设置，相邻两组中前组的漏电极与后组的栅电极电连接；末组晶体管单元的漏电极与一个输出用n型gan hemt的栅电极电连接；各p型金刚石fet的源电极相互电连接；各n型gan hemt的源电极相互电连接。

2.根据权利要求1所述的金刚石与gan单片异质集成逻辑功率驱动电路，其特征在于，各所述p型金刚石fet的金刚石层均键合于所述sin钝化层上；各所述p型金刚石fet的栅电极均设于所述栅介质层的上表面；

3.根据权利要求2所述的金刚石与gan单片异质集成逻辑功率驱动电路，其特征在于，所述栅介质层的材料为三氧化二铝；各所述p型金刚石fet的栅电极材料均为铝；各所述p型金刚石fet的源电极与漏电极材料均为金，所述源电极与所述漏电极均与所述氢终止层形成欧姆接触。

4.根据权利要求1所述的金刚石与gan单片异质集成逻辑功率驱动电路，其特征在于，各所述n型gan hemt的源电极与漏电极均包括自下而上依次层叠的钛层、铝层、镍层与金层，所述源电极与所述漏电极均与所述algan势垒层形成欧姆接触；各所述n型gan hemt的栅电极均包括自下而上依次层叠的镍层与金层。

5.根据权利要求1所述的金刚石与gan单片异质集成逻辑功率驱动电路，其特征在于，所述电路的边缘设有台阶结构，所述台阶结构自所述电路的上表面向下延伸至所述aln/gan缓冲层内部；所述隔离槽的内壁与底部均覆盖有所述栅介质层。

6.根据权利要求1所述的金刚石与gan单片异质集成逻辑功率驱动电路，其特征在于，所述衬底的材料为硅、蓝宝石或碳化硅；所述aln/gan缓冲层为aln缓冲层或gan缓冲层。

7.金刚石与gan单片异质集成逻辑功率驱动电路的制备方法，其特征在于，包括以下步骤：

8.根据权利要求7所述的金刚石与gan单片异质集成逻辑功率驱动电路的制备方法，其特征在于，所述金刚石层通过键合工艺转移并图形化形成；

9.根据权利要求7所述的金刚石与gan单片异质集成逻辑功率驱动电路的制备方法，其特征在于，制备所述n型gan hemt的源电极与漏电极后，进行退火处理形成欧姆接触；所述源电极与所述漏电极均包括依次层叠的钛层、铝层、镍层与金层；所述栅电极包括依次层叠的镍层与金层。

10.根据权利要求7所述的金刚石与gan单片异质集成逻辑功率驱动电路的制备方法，其特征在于，所述p型金刚石fet的源电极与漏电极采用金层制备，与所述氢终止层形成欧姆接触；