一种半导体结构及其形成方法与流程

本申请涉及半导体制造，特别涉及一种半导体结构及其形成方法。

背景技术：

1、随着集成电路的发展以及关键尺寸的缩小，金属互连越来越长，金属间距离原来越小，在大规模量产可靠性评估中后段金属层间介电质经时击穿(inter-metaldielectric-time dependent dielectric breakdown，imd-tddb)正在变得越来越重要并且风险越来越高。

2、其中通孔(via)与金属层(metal)间的介电质经时击穿(tddb)相比金属层与金属层间的介电质经时击穿更容易失效。具体地，参考图1，连接不同金属层(图1中为第一金属层10以及第二金属层20)的通孔30由于刻蚀工艺的原因一般为倒梯形，在通孔30与第一金属层10中的金属线101套准(overlay)的过程中，稍有偏差就可能引起通孔30与金属线102之间的介电质经时击穿早期失效(early fail)的发生。

3、因此，有必要开发一种半导体结构及其形成方法，提高通孔与金属层间的介电质经时击穿的性能。

技术实现思路

1、本申请的目的是提供一种半导体结构及其形成方法，以提高通孔与金属层间的介电质经时击穿的性能。

2、第一方面，本申请实施例提供一种半导体结构的形成方法，包括：提供衬底；形成在所述衬底顶面依次堆叠的第一层间介电层、刻蚀截止层以及第二层间介电层；形成第一通孔，所述第一通孔贯穿所述第二层间介电层并暴露所述刻蚀截止层；加深所述第一通孔，形成第二通孔，所述第二通孔贯穿所述刻蚀截止层以及所述第一层间介电层；以及形成金属层，所述金属层填满所述第一通孔以及所述第二通孔。

3、在一些实施例中，所述第一通孔自顶部至底部宽度逐渐减小，所述第二通孔自顶部至底部宽度保持一致。

4、在一些实施例中，所述第一层间介电层的厚度与所述第二层间介电层的厚度比为1：(0.2～5)。

5、在一些实施例中，所述第一通孔底部的宽度与所述第一通孔顶部的宽度比为1：(2～5)。

6、在一些实施例中，形成所述金属层的方法包括：形成阻隔层，所述阻隔层覆盖所述第二通孔的侧壁以及所述第一通孔的侧壁；形成填充所述第二通孔的所述金属层；以及继续形成所述金属层，使所述金属层覆盖填满所述第一通孔。

7、在一些实施例中，形成所述阻隔层的方法包括：成覆盖所述第二通孔底面和侧壁、所述第一通孔侧壁的所述阻隔层；以及去除位于所述第二通孔底面的所述阻隔层。

8、在一些实施例中，所述形成填充所述第二通孔的所述金属层的方法包括无电解沉积。

9、在一些实施例中，形成所述金属层的方法包括：形成阻挡层，所述阻挡层覆盖所述第二通孔底面和侧壁以及所述第一通孔侧壁；通过电镀形成覆盖所述阻挡层的所述金属层，使所述金属层填满所述第一通孔以及所述第二通孔。

10、在一些实施例中，本申请提供的半导体结构的形成方法还包括：在所述形成第一通孔前:形成硬掩模层，所述硬掩模层覆盖所述第二层间介电层；以及形成沟槽，所述沟槽位于所述硬掩模层中且所述沟槽的底部暴露所述第二层间介电层；在所述形成第一通孔时，刻蚀所述沟槽的底部，形成贯穿所述第二层间介电层的所述第一通孔。

11、第二方面，本申请实施例还提供一种半导体结构，包括：衬底；在所述衬底顶面依次堆叠的第一层间介电层、刻蚀截止层以及第二层间介电层；第一通孔，所述第一通孔贯穿第二层间介电层，所述第一通孔自顶部至底部宽度逐渐减小；第二通孔，所述第二通孔贯穿所述刻蚀截止层以及所述第一层间介电层，所述第二通孔自顶部至底部宽度保持一致；以及金属层，所述金属层填满所述第一通孔以及所述第二通孔。

12、在一些实施例中，所述第一通孔自顶部至底部宽度逐渐减小，所述第二通孔自顶部至底部宽度保持一致。

13、在一些实施例中，所述第一层间介电层的厚度与所述第二层间介电层的厚度比为1：(0.2～5)。

14、本申请提供的半导体结构及其形成方法的有益效果包括但不限于以下：

15、本申请提供的半导体结构设置有上下贯通的第一通孔与第二通孔，所述第一通孔自顶部至底部宽度逐渐减小，所述第二通孔自顶部至底部宽度保持一致，所述第一通孔以及所述第二通孔一同发挥通孔(via)作用，相比现有技术中倒梯形的通孔，本申请中靠近下方金属层的第二通孔为直筒状，第二通孔侧壁的边界与下层金属层的顶面垂直，即使在套准过程中发生偏差，也不易造成通孔与下层金属层之间的介电质经时击穿早期失效。

16、本申请提供的半导体结构中通孔底部(也即第二通孔的底部)与金属层的接触面积要大于现有技术中通孔底部与金属层的接触面积，减小了通孔与金属层之间的电阻，同时减小了通孔与金属层之间开路的概率。

17、此外，本申请还提供了自下而上在第二通孔内填充金属的方式，该方式可以有效避免电镀沉积中沿所述第二通孔侧壁生长的金属提前闭合导致的空洞缺陷。

1.一种半导体结构的形成方法，其特征在于，包括：

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一通孔自顶部至底部宽度逐渐减小，以及所述第二通孔自顶部至底部宽度保持一致。

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一层间介电层的厚度与所述第二层间介电层的厚度比为1：(0.2～5)。

4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一通孔底部的宽度与所述第一通孔顶部的宽度比为1：(2～5)。

5.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成所述金属层的方法包括：

6.根据权利要求5所述的半导体结构的形成方法，其特征在于，形成所述阻隔层的方法包括：

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述形成填充所述第二通孔的所述金属层的方法包括无电解沉积。

8.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述金属层的方法包括：

9.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：

10.一种半导体结构，其特征在于，包括：

11.根据权利要求10所述的半导体结构，其特征在于，所述第一通孔自顶部至底部宽度逐渐减小，以及所述第二通孔自顶部至底部宽度保持一致。

12.根据权利要求11所述的半导体结构，其特征在于，所述第一层间介电层的厚度与所述第二层间介电层的厚度比为1：(0.2～5)。