芯片封装结构及其制备方法、存储系统和电子设备与流程

本公开涉及半导体，尤其涉及一种芯片封装结构及其制备方法、存储系统和电子设备。

背景技术：

1、通过改进工艺技术、电路设计、编程算法和制造工艺，可以将平面存储器单元缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高，用于平面存储器单元的存储器密度接近上限。三维(3d)存储器架构可以解决平面存储器单元中的密度限制。

2、需要说明的是，在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

1、本公开的实施例提供一种芯片封装结构及其制备方法、存储系统和电子设备。

2、一方面，提供一种芯片封装结构的制备方法。芯片封装结构的制备方法包括以下步骤：

3、在第一承载层的一侧阵列排布多个第一半导体结构。

4、在第一半导体结构远离第一承载层的一侧形成第一堆叠结构。第一堆叠结构包括沿第一方向堆叠设置的多个第二半导体结构，第一方向为第一半导体结构的厚度方向。

5、形成初始第一封装层。初始第一封装层包覆多个第一半导体结构和多个第一堆叠结构，并填充相邻的第一半导体结构之间以及相邻的第一堆叠结构之间的间隙。

6、裁切初始第一封装层，得到多个第一封装层。每个第一封装层包覆一个第一半导体结构和沿第一方向位于第一半导体结构一侧的第一堆叠结构。

7、上述芯片封装结构的制备方法中，在形成芯片封装结构时，先在第一承载层的一侧阵列排布多个第一半导体结构，然后在第一半导体结构远离第一承载层的一侧形成第一堆叠结构，相比于晶圆级封装(wafer-level packaging,wlp)工艺，一方面，单个的第一半导体结构，以及第一堆叠结构内单个的第二半导体结构的尺寸均较小，可以降低第一半导体结构和第二半导体结构之间，以及第一堆叠结构内相邻的两个第二半导体结构之间的应力，进而可以避免或减少芯片封装结构出现翘曲问题的概率，有利于提高芯片封装结构的稳定性和可靠性。

8、另一方面，在形成芯片封装结构时，先形成多个第一半导体结构，可以在第一半导体结构远离第一承载层的一侧形成第一堆叠结构之前，对多个第一半导体结构进行检测以及筛选，有利于提高芯片封装结构的良率，并有利于降低芯片封装结构的制备成本。

9、在一些实施例中，在形成初始第一封装层之后，芯片封装结构的制备方法还包括去除第一承载层。

10、在一些实施例中，在形成初始第一封装层之后，且在去除第一承载层之前，芯片封装结构的制备方法还包括以下步骤：

11、经由第一承载层远离第一半导体结构的一侧切割第一承载层，形成第一切割道。沿第一方向的垂直方向，第一切割道位于相邻的第一半导体结构之间。沿第一方向，第一切割道至少贯穿第一承载层。

12、在一些实施例中，沿第一方向，第一切割道还延伸至初始第一封装层的内部。

13、在一些实施例中，在第一承载层的一侧阵列排布多个第一半导体结构，包括以下步骤：

14、在初始第二承载层的一侧阵列排布多个第一半导体结构。

15、裁切初始第二承载层，得到多个第二承载层。每个第二承载层的一侧设置有一个第一半导体结构，且一个第二承载层和位于第二承载层一侧的第一半导体结构形成过渡堆叠结构。

16、将多个过渡堆叠结构阵列排布在第一承载层的一侧。

17、在一些实施例中，在形成初始第一封装层之后，芯片封装结构的制备方法还包括去除第一承载层和第二承载层。

18、在一些实施例中，在形成初始第一封装层之后，且在去除第一承载层和第二承载层之前，芯片封装结构的制备方法还包括以下步骤：

19、经由第一承载层远离第一半导体结构的一侧切割第一承载层和第二承载层，形成第一切割道。沿第一方向的垂直方向，第一切割道位于相邻的第一半导体结构之间。沿第一方向，第一切割道至少贯穿第一承载层和第二承载层。

20、在一些实施例中，芯片封装结构的制备方法还包括形成第二堆叠结构。第二堆叠结构包括沿第一方向堆叠设置的多个第三半导体结构。

21、在第一半导体结构远离第一承载层的一侧形成第一堆叠结构之后，且在形成初始第一封装层之前，芯片封装结构的制备方法还包括将第二堆叠结构设置于第一堆叠结构远离第一半导体结构的一侧。

22、在形成初始第一封装层时，初始第一封装层还包覆第二堆叠结构，并填充相邻的第二堆叠结构之间的间隙。

23、在一些实施例中，形成第二堆叠结构，包括以下步骤：

24、在第三承载层的一侧阵列排布多个第三半导体结构。

25、在第三半导体结构远离第三承载层的一侧沿第一方向堆叠设置至少一个第三半导体结构，形成第二堆叠结构。

26、形成初始第二封装层。初始第二封装层包覆多个第二堆叠结构，并填充相邻的第二堆叠结构之间的间隙。

27、去除第三承载层。

28、裁切初始第二封装层，得到多个第二封装层。每个第二封装层包覆一个第二堆叠结构。

29、在一些实施例中，第三半导体结构的类型和第二半导体结构的类型相同。

30、在一些实施例中，第二半导体结构为动态随机存取存储器或闪存存储器。

31、在一些实施例中，第二半导体结构包括存储阵列层和外围器件层。外围器件层与存储阵列层耦合。

32、在一些实施例中，第一堆叠结构还包括多个第一连接部，第一连接部位于相邻的第二半导体结构之间。第二半导体结构通过第一连接部和第一半导体结构电连接。

33、在一些实施例中，第一堆叠结构包括在第一方向上相对的第一表面和第二表面。第一堆叠结构还包括至少一个第一导电柱，第一导电柱位于第一堆叠结构内且沿第一方向延伸。第一导电柱包括在第一方向上相对的第一端和第二端，第一端位于第一表面，第二端位于导电柱所对应的目标裸片内。第二半导体结构通过第一导电柱和第一半导体结构电连接。

34、在一些实施例中，芯片封装结构的制备方法还包括形成第三堆叠结构。第三堆叠结构包括沿第一方向堆叠设置的多个第四半导体结构。

35、将第二堆叠结构设置于第一堆叠结构远离第一半导体结构的一侧之后，且在形成初始第一封装层之前，芯片封装结构的制备方法还包括将第三堆叠结构设置于第二堆叠结构远离第一半导体结构的一侧。

36、在形成初始第一封装层时，初始第一封装层还包覆第三堆叠结构，并填充相邻的第三堆叠结构之间的间隙。

37、在一些实施例中，第一承载层包括排布区和周边区，周边区围绕排布区。排布区呈透明设置，多个第一半导体结构位于排布区。

38、在一些实施例中，周边区内设置有第一对位标记。

39、另一方面，提供一种芯片封装结构。芯片封装结构包括第一半导体结构、第一堆叠结构、第二堆叠结构、第二封装层和第一封装层。第一堆叠结构沿第一方向位于第一半导体结构的一侧，第一方向为第一半导体结构的厚度方向。第一堆叠结构包括沿第一方向堆叠设置的多个第二半导体结构。第二堆叠结构位于第一堆叠结构远离第一半导体结构的一侧。第二堆叠结构包括沿第一方向堆叠设置的多个第三半导体结构。第二封装层包覆第二堆叠结构。第一封装层包覆第一半导体结构、第一堆叠结构和第二封装层。

40、在一些实施例中，芯片封装结构还包括第一键合层，第一键合层位于第一堆叠结构和第二堆叠结构之间。第一键合层和第一封装层接触。

41、在一些实施例中，第二半导体结构为动态随机存取存储器或闪存存储器。和/或，第三半导体结构为动态随机存取存储器或闪存存储器。

42、在一些实施例中，第二半导体结构包括存储阵列层和外围器件层，外围器件层与存储阵列层耦合。和/或，第三半导体结构包括存储阵列层和外围器件层，外围器件层与存储阵列层耦合。

43、在一些实施例中，芯片封装结构还包括多个第一连接部，第一连接部位于相邻的第二半导体结构之间。第二半导体结构通过第一连接部和第一半导体结构电连接。和/或，

44、芯片封装结构还包括多个第二连接部，第二连接部位于相邻的第三半导体结构之间。第三半导体结构通过第二连接部和第一堆叠结构电连接。

45、在一些实施例中，第一堆叠结构包括在第一方向上相对的第一表面和第二表面。第一堆叠结构还包括至少一个第一导电柱，第一导电柱位于第一堆叠结构内且沿第一方向延伸。第一导电柱包括在第一方向上相对的第一端和第二端，第一端位于第一表面，第二端位于第一导电柱所对应的目标裸片内。第二半导体结构通过第一导电柱和第一半导体结构电连接。和/或，

46、第二堆叠结构包括在第一方向上相对的第三表面和第四表面。第二堆叠结构还包括至少一个第二导电柱，第二导电柱位于第二堆叠结构内且沿第一方向延伸。第二导电柱包括在第一方向上相对的第三端和第四端，第三端位于第三表面，第四端位于第二导电柱所对应的目标裸片内。第三半导体结构通过第二导电柱和第一堆叠结构电连接。

47、在一些实施例中，芯片封装结构还包括第三堆叠结构和第三封装层。第三堆叠结构位于第二堆叠结构远离第一半导体结构的一侧。第三堆叠结构包括沿第一方向堆叠设置的多个第四半导体结构。第三封装层包覆第三堆叠结构。第一封装层还包覆第三封装层。

48、在一些实施例中，芯片封装结构还包括第四键合层。第四键合层位于第二堆叠结构和第三堆叠结构之间。第四键合层和第一封装层接触。

49、在一些实施例中，第四半导体结构为动态随机存取存储器或闪存存储器。

50、又一方面，提供一种存储系统。存储系统包括如上述任一实施例所述的芯片封装结构和控制器。控制器与芯片封装结构电连接。

51、再一方面，提供一种电子设备。电子设备包括如上述实施例所述的存储系统和处理器。处理器与存储系统耦接。

52、可以理解地，本公开的上述实施例所提供的芯片封装结构、存储系统和电子设备，其所能达到的有益效果可参考上文中芯片封装结构的制备方法的有益效果，此处不再赘述。