电荷引导式放大电路及其控制方法与流程

1.本发明涉及电荷引导式(charge-steering)放大器，尤其涉及以电荷引导式放大器实作的放大电路。


背景技术：

2.图1是现有电荷引导式放大器的电路图。电荷引导式放大器100亦称为动态放大器(dynamic amplifier)，主要由晶体管110及晶体管120构成，还包含开关130、开关140、开关150、开关160、电容170、电容180及电容190。各元件的连接方式如图所示。电荷引导式放大器100交替地操作于重置阶段(开关130、开关140及开关160导通且开关150不导通，使得电容170及电容180充电且电容190放电)及放大阶段(开关130、开关140及开关160不导通且开关150导通，使得电容170及电容180放电且电容190充电)。电荷引导式放大器100在放大阶段放大差分输入信号vi(从输入端n1及输入端n2输入)，并产生输出信号vo(从输出端n3及输出端n4输出)。电荷引导式放大器100的操作细节为本技术领域技术人员所熟知，不再赘述。
3.然而，晶体管110及晶体管120容易受差分输入信号vi的共模电压上的扰动(perturbation)的影响，造成电荷引导式放大器100的效能降低(例如，有效位元数(effective number of bits,enob)变差，即，增益的线性度变差)。


技术实现要素：

4.鉴于现有技术的不足，本发明的一目的在于提供一种电荷引导式放大电路及其控制方法，以改善现有技术的不足。
5.本发明的一实施例提供一种电荷引导式放大电路，用来放大一差分输入信号，包含：一取样保持电路、一电荷引导式放大器、一参考电压产生电路以及一开关电路。取样保持电路用来取样该差分输入信号以产生一第一取样信号及一第二取样信号。电荷引导式放大器耦接该取样保持电路，具有一第一输入端、一第二输入端、一第一输出端及一第二输出端，其中，该第一输入端接收该第一取样信号，且该第二输入端接收该第二取样信号。参考电压产生电路用来根据该差分输入信号产生一参考电压，该参考电压是该差分输入信号的一共模电压与一直流电压的运算结果。开关电路耦接该电荷引导式放大器及该参考电压产生电路，用来将该参考电压耦接至该第一输出端及该第二输出端。
6.本发明的另一实施例提供一种电荷引导式放大电路的控制方法，该电荷引导式放大电路包含一电荷引导式放大器及一取样保持电路，该电荷引导式放大电路操作于一重置阶段或一放大阶段，该电荷引导式放大器于该放大阶段对一第一取样信号及一第二取样信号执行一放大操作。该方法包含：于该重置阶段，取得一差分输入信号的一共模电压；于该重置阶段，将该共模电压及一直流电压提供至该电荷引导式放大器的一输出端；于该重置阶段，利用该取样保持电路取样该差分输入信号以产生该第一取样信号及该第二取样信号；以及于该放大阶段，将该第一取样信号及该第二取样信号输入至该电荷引导式放大器。
7.本发明的另一实施例提供一种电荷引导式放大电路，用来放大一差分输入信号，包含一取样保持电路、一电荷引导式放大器、一共模电压产生电路以及一开关电路。取样保持电路用来取样该差分输入信号以产生一第一取样信号及一第二取样信号。电荷引导式放大器耦接该取样保持电路，包含一第一输入端、一第二输入端、一第一输出端、一第二输出端、一第一开关、一第二开关、一第三开关、一第四开关、一第一负载电容以及一第二负载电容。第一输入端接收该第一取样信号。第二输入端接收该第二取样信号。第一负载电容具有一第一端及一第二端，其中，该第一端通过该第一开关耦接该第一输出端且通过该第二开关耦接一第一参考电压。第二负载电容具有一第三端及一第四端，其中，该第三端通过该第三开关耦接该第二输出端且通过该第四开关耦接该第一参考电压。共模电压产生电路用来根据该差分输入信号产生该差分输入信号的一共模电压。开关电路耦接该电荷引导式放大器及该共模电压产生电路，用来将该第二端及该第四端耦接至该共模电压或一第二参考电压。
8.本发明的另一实施例提供一种电荷引导式放大电路的控制方法。该电荷引导式放大电路包含一电荷引导式放大器及一取样保持电路。该电荷引导式放大电路操作于一重置阶段或一放大阶段。该电荷引导式放大器于该放大阶段对一第一取样信号及一第二取样信号执行一放大操作。该控制方法包含：于该重置阶段，取得一差分输入信号的一共模电压；于该重置阶段，将该电荷引导式放大器的一负载电容的两端分别耦接至一第一参考电压及一第二参考电压；于该重置阶段，利用该取样保持电路取样该差分输入信号以产生该第一取样信号及该第二取样信号；于该放大阶段，将该第一取样信号及该第二取样信号输入至该电荷引导式放大器；以及于该放大阶段，将该共模电压提供至该负载电容的一端，其中，该端非耦接该电荷引导式放大器的一输出端。
9.本发明的电荷引导式放大电路及其控制方法能够减小共模电压扰动所带来的负面影响。相较于传统技术，本发明的电荷引导式放大电路有较佳的表现。
10.有关本发明的特征、实作与技术效果，兹配合附图作实施例详细说明如下。
附图说明
11.图1为现有电荷引导式放大器的电路图；
12.图2为本发明电荷引导式放大电路的一实施例的功能方框图；
13.图3显示图2的电荷引导式放大电路的操作时序的其中一种实施例；
14.图4a～图4c为参考电压产生电路的一实施例的电路图；
15.图5显示本发明电荷引导式放大电路的控制方法的一实施例的流程图；
16.图6为本发明电荷引导式放大电路的另一实施例的功能方框图；
17.图7为本发明电荷引导式放大电路的控制方法的另一实施例的流程图；
18.图8为电荷引导式放大器的另一实施例的电路图；
19.图9为电荷引导式放大器的另一实施例的电路图；
20.图10为电荷引导式放大器的另一实施例的电路图；以及
21.图11为电荷引导式放大器的另一实施例的电路图。
22.符号说明
23.100,210,310,410：电荷引导式放大器
24.110,120,213,214,313,314,413p,414p,413n,414n：晶体管
25.130,140,150,160,242,244,211,212,215,216,233,234,235,236,237,238,612,614,616,618,642,644,646,648：开关
26.170,180,190,c1,c2,c3,231,232：电容
27.vi：差分输入信号
28.n1,n2：输入端
29.vo：输出信号
30.n3,n4：输出端
31.gnd：接地准位
32.vdd：电源电压
33.200,600：电荷引导式放大电路
34.220：取样保持电路
35.230：参考电压产生电路
36.240：开关电路
37.vip,vin：输入信号
38.vip',vin'：取样信号
39.vr：参考电压
40.ck：时钟
41.phi_s：重置阶段
42.phi_h：放大阶段
43.t1,t2,t3,t4：时间点
44.239：缓冲单元
45.vb1,vb2：电压
46.n5,n6,n7：节点
47.510,610：电荷引导式放大器
48.630：共模电压产生电路
49.640：开关电路
50.vb3,vb4：参考电压
51.vcm：共模电压
52.s510,s520,s525,s530,s540,s550：步骤
具体实施方式
53.以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
54.本发明的公开内容包含电荷引导式放大电路及其控制方法。由于本发明的电荷引导式放大电路所包含的部分元件单独而言可能为已知元件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。
55.图2是本发明电荷引导式放大电路的一实施例的功能方框图。电荷引导式放大电路200包含电荷引导式放大器210、取样保持电路220、参考电压产生电路230及开关电路
240。电荷引导式放大电路200用来放大差分输入信号vi(包含输入信号vip及输入信号vin)，放大后的信号(即，输出信号vo)从电荷引导式放大器210的输出端(由输出端n3及输出端n4所组成)输出。取样保持电路220用来取样输入信号vip及输入信号vin，并且产生取样信号vip'及取样信号vin'。取样保持电路220为本技术领域技术人员所熟知，故不再赘述。取样信号vip'及取样信号vin'分别由电荷引导式放大器210的输入端n1及输入端n2接收。参考电压产生电路230根据差分输入信号vi产生参考电压vr。开关电路240(包含开关242及开关244)耦接于电荷引导式放大器210与参考电压产生电路230之间，用来将参考电压vr耦接至电荷引导式放大器210的输出端n3及输出端n4。电荷引导式放大器210包含开关211、开关212、晶体管213、晶体管214、开关215、开关216、电容c1、电容c2及电容c3。电容c1及电容c2为电荷引导式放大器210的负载电容，电容c1耦接或电连接于输出端n3与接地准位gnd之间，而电容c2耦接或电连接于输出端n4与接地准位gnd之间。vdd为电源电压。电荷引导式放大器210的操作原理为本技术领域技术人员所熟知，故不再赘述。在图2的实施例中，晶体管213及晶体管214为n型金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)(以下简称nmos晶体管)，输入端n1及输入端n2分别为晶体管213及晶体管214的栅极，而输出端n3及输出端n4分别为晶体管213及晶体管214的漏极。换言之，开关电路240将参考电压vr耦接至晶体管213及晶体管214的漏极(即，电容c1的其中一端及电容c2的其中一端)。
56.图3显示图2的电荷引导式放大电路的操作时序的其中一种实施例。图3显示当时钟ck为第一准位(例如高准位)时，电荷引导式放大电路200操作于重置阶段phi_s(例如时间点t1与时间点t2之间，以及时间点t3与时间点t4之间)，以及当时钟ck为第二准位(例如低准位)时，电荷引导式放大电路200操作于放大阶段phi_h(例如时间点t2与时间点t3之间)。换言之，电荷引导式放大电路200交替地操作于重置阶段phi_s及放大阶段phi_h。
57.图4a～图4c为参考电压产生电路230的一实施例的电路图。如图4a所示，参考电压产生电路230包含电容231、电容232、开关233、开关234、开关235、开关236、开关237、开关238以及缓冲单元239(此例中以运算放大器实作，但不以此为限)。在放大阶段phi_h，开关233、开关234及开关238不导通，并且开关235、开关236及开关237导通，形成如图4b所示的电路，此时缓冲单元239为闲置状态。放大阶段phi_h结束时，电容231及电容232的跨压各为电压vb1与电压vb2的差值。在重置阶段phi_s，开关233、开关234及开关238导通，并且开关235、开关236及开关237不导通，形成如图4c所示的电路。此时在节点n5的电压即为差分输入信号vi的共模电压vcm加上电压vb1与电压vb2的差值。换句话说，参考电压产生电路230在重置阶段phi_s所输出的参考电压vr(＝vcm vb2-vb1)为共模电压vcm与直流电压(vb2-vb1)的运算结果，即，参考电压vr与该差分输入信号vi的共模电压vcm相关。在一些实施例中，电压vb1等于电压vb2，即，直流电压为零。
58.图5显示本发明电荷引导式放大电路的控制方法的一实施例的流程图，包含以下步骤。
59.步骤s510：于重置阶段phi_s，取得差分输入信号vi的共模电压vcm。在一些实施例中，步骤s510可以使用图4a的参考电压产生电路230取得差分输入信号vi的共模电压vcm。
60.步骤s520：于重置阶段phi_s，将该共模电压vcm及一直流电压提供至电荷引导式放大器的一输出端。举例来说，如图2所示，电荷引导式放大器210的输出端是由输出端n3及
输出端n4所构成，且输出端n3及输出端n4分别为晶体管213及晶体管214的漏极，亦分别是电容c1的其中一端及电容c2的其中一端。在一些实施例中，该直流电压即图4a的电压vb2与电压vb1的差值(可以为正数、负数或零)。步骤s520可以使用图2的开关电路240提供参考电压vr至电荷引导式放大器210的输出端n3及输出端n4(即，晶体管213及晶体管214的漏极)，换言之，开关242及开关244在重置阶段phi_s导通，并且在放大阶段phi_h不导通。
61.步骤s530：于重置阶段phi_s，利用取样保持电路取样该差分输入信号以产生取样信号。举例来说，如图2所示，步骤s530可以使用取样保持电路220取样差分输入信号vi以产生取样信号vip'及取样信号vin'。
62.步骤s540：于放大阶段phi_h，将取样信号输入至该电荷引导式放大器。举例来说，如图2所示，电荷引导式放大器210于放大阶段phi_h通过输入端n1及输入端n2接收取样信号vip'及取样信号vin'，并且于放大阶段phi_h对取样信号vip'及取样信号vin'执行放大操作以产生输出信号vo。
63.图6是本发明电荷引导式放大电路的另一实施例的功能方框图。电荷引导式放大电路600包含电荷引导式放大器610、取样保持电路220、共模电压产生电路630及开关电路640(包含开关642、开关644、开关646及开关648)。
64.共模电压产生电路630用来根据输入信号vip及输入信号vin产生共模电压vcm。在一些实施例中，共模电压产生电路630可以由图4a的电路实作，其中，当电压vb1等于电压vb2时，参考电压vr等于共模电压vcm。
65.电荷引导式放大器610与电荷引导式放大器210相似，差别在于电荷引导式放大器610还包含开关612、开关614、开关616及开关618。电容c1的第一端通过开关612耦接输出端n3以及通过开关616耦接参考电压vb3；电容c1的第二端(即，节点n6)通过开关642耦接共模电压产生电路630以及通过开关646耦接参考电压vb4。电容c2的第一端通过开关614耦接输出端n4以及通过开关618耦接参考电压vb3；电容c2的第二端(即，节点n7)通过开关644耦接共模电压产生电路630以及通过开关648耦接参考电压vb4。参考电压vb3可以等于或不等于参考电压vb4。
66.图7显示本发明电荷引导式放大电路的控制方法的另一实施例的流程图，包含步骤s510、s525、s530、s540及s550。步骤s510、s530及s540已于上方讨论过，故不再赘述。
67.步骤s525：于重置阶段phi_s，将电荷引导式放大器的负载电容(即，电容c1及电容c2)的两端分别耦接至参考电压vb3及参考电压vb4。步骤s525可以使用开关612、开关614、开关616、开关618及图6的开关电路640来实现。更明确地说，在重置阶段phi_s，开关616、开关618、开关646及开关648导通，并且开关612、开关614、开关642及开关644不导通。
68.步骤s550：于放大阶段phi_h，将共模电压vcm提供至负载电容的非耦接电荷引导式放大器610的输出端的一端。更明确地说，步骤s550是在放大阶段phi_h将共模电压vcm提供至节点n6及节点n7；也就是说，于放大阶段phi_h，电容c1及电容c2分别通过开关642及开关644接收共模电压vcm。步骤s550可以使用开关612、开关614、开关616、开关618及图6的开关电路640来实现。更明确地说，在放大阶段phi_h，开关612、开关614、开关642及开关644导通，并且开关616、开关618、开关646及开关648不导通。
69.图6及图7的实施例同样可以让电荷引导式放大电路600的输出端追踪(track)差分输入信号的共模电压。
70.上述的方法可大幅提升电荷引导式放大电路的表现。举例来说，一些模拟显示，当电荷引导式放大电路的输出端不追踪差分输入信号的共模电压时，其增益的范围约为4.2～6.08；而当电荷引导式放大电路的输出端追踪差分输入信号的共模电压时(即，本发明)，其增益的范围约为5.73～6.08。换言之，本发明的电荷引导式放大电路的增益更稳定，较不易受差分输入信号的影响(即，线性度较佳)。此外，当晶体管的临界电压(threshold voltage)变小时(例如受工艺影响)，上述的优点会更为显著(增益的范围由3.0～6.02变为5.62～5.97)。然而，将差分输入信号的共模电压施加至晶体管的其他端点无法实现相同的效果。
71.在其他的实施例中，图2的电荷引导式放大器210可以由图8的电荷引导式放大器310或图9的电荷引导式放大器410取代。电荷引导式放大器310是以p型mosfet(以下简称pmos晶体管)实作的电荷引导式放大器(也就是说晶体管313及晶体管314是pmos晶体管)，而电荷引导式放大器410是以pmos晶体管(即，晶体管413p及晶体管414p)及nmos晶体管(即，晶体管413n及晶体管414n)实作的电荷引导式放大器。如图8所示，输出端n3及输出端n4分别是晶体管313及晶体管314的漏极。如图9所示，输出端n3是晶体管413p及晶体管413n的漏极，而输出端n4是晶体管414p及晶体管414n的漏极。
72.电荷引导式放大器310及电荷引导式放大器410的操作原理为本技术领域技术人员所熟知，故不再赘述。
73.在其他的实施例中，图6的电荷引导式放大器610可以由图10的电荷引导式放大器510或图11的电荷引导式放大器610取代。电荷引导式放大器510及电荷引导式放大器610分别与电荷引导式放大器310及电荷引导式放大器410相似，故不再赘述。
74.综上所述，本发明取出差分输入信号的共模电压，并将该共模电压传送至电荷引导式放大器的输出端(即，晶体管的漏极，亦即负载电容的其中一端)或是负载电容的其中一端。如此一来，电荷引导式放大器的输出端能够追踪差分输入信号的共模电压，因此减轻共模电压的扰动对电荷引导式放大电路所造成的负面影响，且提升电荷引导式放大电路的增益的线性度。
75.由于本技术领域技术人员可通过本公开的装置发明的公开内容来了解本公开的方法发明的实施细节与变化，因此，为避免赘文，在不影响该方法发明的公开要求及可实施性的前提下，重复的说明在此予以省略。请注意，前述附图中，元件的形状、尺寸及比例仅为示意，是供本技术领域技术人员了解本发明之用，非用以限制本发明。此外，在一些实施例中，前述的流程图中所提及的步骤可依实际操作调整其前后顺序，甚至可同时或部分同时执行。
76.虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。