包含存储器单元结构的微电子装置以及相关方法和电子系统与流程

包含存储器单元结构的微电子装置以及相关方法和电子系统
1.优先权要求
2.本技术要求2021年5月18日提交的题为“包含存储器单元结构的微电子装置以及相关方法和电子系统(microelectronic devices including memory cell structures,and related methods and electronic systems)”的第17/323,516号美国专利申请的申请日权益。
技术领域
3.在各种实施例中，本公开大体上涉及微电子装置设计和制造的领域。更具体地，本公开涉及形成包括存储器装置结构的微电子装置的方法，并且涉及相关微电子装置和电子系统。


背景技术：

4.半导体装置设计师通常希望通过减小个别特征的尺寸以及通过减小相邻特征之间的分隔距离来增大半导体装置内的特征的集成度或密度。另外，半导体装置设计师通常希望设计不仅紧凑而且提供性能优势以及简化设计的架构。
5.相对常见的半导体装置是存储器装置。存储器装置可包含具有布置成网格图案的数个存储器单元的存储器阵列。一种类型的存储器单元为动态随机存取存储器(dram)。在最简单的设计配置中，dram单元包含例如晶体管之类的一个存取装置和例如电容器之类的一个存储装置。存储器装置的现代应用可利用大量的布置成行和列的阵列的dram单位单元。可经由沿着阵列的行和列布置的数字线和字线来电存取dram单元。
6.减小存储器装置特征的尺寸和间距对用于形成存储器装置特征的方法有不断增加的需求。例如，存储器装置的持续缩小的限制因素之一是与dram单元的各种组件相关联的接触件之间的无意中短接。如本文所使用，“接触件”指代促进至少两个结构之间的导电路径的连接。例如，在呈现双位存储器单元结构的dram装置中，数字线接触件提供于数字线与在衬底中或上方形成的存取装置(例如，晶体管)之间，且存储节点接触件形成于存取装置与可存储电荷的存储节点(例如，电容器)之间。随着存储器装置(例如，dram装置)特征的尺寸减小，与其相关联的接触件的充填密度增加，导致各种组件无意中短接在一起的可能性增加，这会不利地影响存储器装置性能。在一些实例中，数字线接触件可无意中接触存储节点接触件，从而将数字线电学短接到存储节点且导致与存储节点相关联的存储器单元的故障。


技术实现要素：

7.在一些实施例中，一种微电子装置包括存储器单元结构，所述存储器单元结构从基底材料延伸，所述存储器单元结构中的至少一个存储器单元结构包括：中心部分，其与数字线接触件接触，从所述基底材料延伸并且包括相对弓形表面；末端部分，其与所述中心部分的侧面上的存储节点接触件接触；以及另一末端部分，与所述中心部分的相对侧上的额
外存储节点接触件接触。
8.在其它实施例中，一种微电子装置包括存储器单元结构，所述存储器单元结构各自包括从基底材料延伸的半导电柱结构。所述存储器单元结构的至少一个存储器单元结构包括：第一末端部分和第二末端部分，所述第一末端部分和所述第二末端部分中的每一个单独地包括至少一个弓形表面；中心部分，其在所述第一末端部分与所述第二末端部分之间，所述中心部分包括在所述第一末端部分与所述第二末端部分之间延伸的基本上平行的表面，所述基本上平行的表面的至少一个表面连接到所述第一末端部分的所述至少一个弓形表面；存储节点接触件，其与所述第一末端部分接触；以及数字线接触件，其与所述中心部分接触。
9.在又其它实施例中，一种形成微电子装置的方法包括：通过极紫外光刻形成包括至少一些非线性表面的材料的线；在所述材料的所述线上形成间隔件；移除所述材料的所述线；在所述间隔件上方形成掩模；通过所述掩模移除所述间隔件的一部分以形成隔离结构，每个隔离结构包括第一末端部分与第二末端部分之间的中心部分；以及将所述隔离结构的图案转印到半导电材料。
10.在另外的实施例中，一种形成微电子装置的方法，所述方法包括：通过极紫外光刻在硬掩模材料中形成第一结构的图案；在所述第一结构上形成第一间隔件；在所述硬掩模材料中形成第二结构的图案；在所述第二结构上形成第二间隔件；在所述第一间隔件与所述第二间隔件之间的区中形成材料以形成第三结构的图案；移除所述第一间隔件和所述第二间隔件；以及移除通过所述第一结构、所述第二结构和所述第三结构暴露的所述硬掩模材料下面的半导电材料的部分以在所述半导电材料中形成所述第一结构、所述第二结构和所述第三结构的图案。
11.在额外实施例中，一种形成微电子装置的方法，所述方法包括：在硬掩模材料中形成第一结构的图案；形成从所述硬掩模材料中的所述第一结构偏移的第二结构的图案；以及在所述硬掩模材料中形成从所述第一结构和所述第二结构横向偏移的第三结构的图案，所述第三结构呈现与所述第一结构和所述第二结构基本上相同的大小和形状。
12.在又额外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，其可操作地耦合到所述处理器装置并且包括至少一个微电子装置。所述至少一个微电子装置包括彼此间隔开的存储器单元结构。所述存储器单元结构的至少一个存储器单元结构包括：中心部分，其在两个末端部分之间，所述两个末端部分各自相对于所述中心部分按一定角度定向；以及数字线，其与所述中心部分电连通，所述数字线的表面相对于所述中心部分的表面按一定角度定向。
附图说明
13.图1a到图1s为示出根据本公开的实施例的形成微电子装置结构的方法的简化部分透视图(图1a、图1c、图1e、图1g、图1i和图1k到图1n)、简化部分俯视图(图1b、图1d、图1f、图1h、图1j和图1o)，以及简化部分横截面视图(图1p到图1s)；
14.图2a到图2j为示出根据本公开的额外实施例的形成微电子装置结构的方法的简化部分透视图(图2a、图2c和图2e到图2h)和简化部分俯视图(图2b、图2d、图2i和图2j)；
15.图3a到图3e为示出根据本公开的额外实施例的形成微电子装置结构的方法的简
化部分透视图(图3a到图3d)和简化部分俯视图(图3e)；
16.图4a到图4d为示出根据本公开的又额外实施例的形成微电子装置的方法的简化部分俯视图；
17.图5为示出根据本公开的实施例的微电子装置的简化俯视图。
18.图6为根据本公开的实施例的电子系统的框图；并且
19.图7为根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
20.特此包含的图示不意图为任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图式之间共用的元件和特征可保留相同的数字标号，但为易于以下描述，附图标记以在其上引入或最充分地描述元件的附图的标号开始。
21.以下描述提供具体细节，如材料类型、材料厚度和处理条件，以便提供对本文中所描述的实施例的充分描述。然而，所属领域的技术人员将理解，可在不采用这些具体细节的情况下实践本文中所公开的实施例。实际上，可与半导体行业中采用的常规制造技术结合来实践实施例。另外，本文所提供的说明并不形成用于制造微电子装置(例如，存储器装置，例如dram存储器装置、3d nand快闪存储器装置)的完整过程流程或完整微电子装置。下文描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本文所描述的实施例所必须的那些工艺动作和结构。用以从所述结构形成完整微电子装置的额外动作可通过常规制造技术执行。
22.本文中所描述的材料可通过常规技术形成，所述技术包含但不限于旋涂、毯式涂布、化学气相沉积(cvd)、原子层沉积(ald)、等离子体增强式ald、物理气相沉积(pvd)、等离子体增强式化学气相沉积(pecvd)或低压化学气相沉积(lpcvd)。替代地，材料可原位生长。取决于将要形成的具体材料，用于沉积或生长所述材料的技术可由本领域的技术人员选择。除非上下文另外指示，否则可通过包含但不限于以下各项的任何合适技术来实现材料移除：蚀刻、研磨平坦化(例如，化学-机械平坦化)，或其它已知方法。
23.如本文所使用，术语“配置”是指至少一个结构以及至少一个设备中的一或多者的为了以预先确定的方式促进所述结构以及所述设备中的一或多者的操作的大小、形状、材料组成、材料分布、定向以及布置。
24.如本文所使用，术语“纵向”、“竖直”、“横向”和“水平”是参考其中或其上形成一或多个结构和/或特征的衬底(例如基底材料、基底结构、基底构造等)的主平面并且不一定由地球重力场界定。“横向”或“水平”方向是大体上平行于衬底的主平面的方向，而“纵向”或“竖直”方向是大体上垂直于衬底的主平面的方向。衬底的主平面由与衬底的其它表面相比具有相对大的面积的衬底的表面限定。
25.如本文所使用，关于给定参数、属性或条件的术语“大体上”意指并包含所属领域的一般技术人员将理解的给定参数、属性或条件符合偏差度(如在可接受的公差内)的程度。借助于实例，取决于基本上满足的特定参数、属性或条件，参数、属性或条件可满足至少90.0％，可满足至少95.0％，可满足至少99.0％，可满足至少99.9％，或甚至满足100.0％。
26.如本文所使用，参考特定参数的数值的“约”或“大致”包含所述数值，且所属领域
的一般技术人员将理解的与所述数值的偏差度在特定参数的可接受公差内。例如，关于数值的“约”或“大约”可包含额外数值，所述额外数值在所述数值的90.0％至110.0％范围内，例如在所述数值的95.0％至105.0％范围内、在所述数值的97.5％至102.5％范围内、在所述数值的99.0％至101.0％范围内、在所述数值的99.5％至100.5％范围内，或在所述数值的99.9％至100.1％范围内。
27.如本文所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”及类似的空间相对术语可用于方便描述一个元件或特征与另一元件或特征的关系，如图中所图示。除非另外规定，否则除图中所描绘的定向以外，空间相对术语意欲涵盖材料的不同定向。例如，如果图中的材料倒转，那么描述为在其它元件或特征“下方”、“之下”、“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”、或“顶部上”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、反向、翻转等)，并且本文所使用的空间相对描述词可相应地进行解释。
28.如本文所使用，被描述为彼此“邻近”的特征(例如，区、材料、结构、装置)是指并包含彼此最接近(例如，最靠近、相邻)定位的所公开的身份(或多个身份)的特征。不匹配于“邻近”特征的所公开身份(或多个身份)的额外特征(例如，额外区、额外材料、额外结构、额外装置)可安置于与所述“邻近”特征之间。换句话说，“邻近”特征可定位成直接彼此相邻，使得无其它特征介入于“邻近”特征之间；或“邻近”特征可定位成彼此间接邻近，使得具有除与至少一个“邻近”特征相关联的身份以外的身份的至少一个特征定位于“邻近”特征之间。因此，被描述为彼此“竖直邻近”的特征是指并包含彼此最竖直地接近(例如，竖直地最靠近、竖直相邻)定位的所公开身份(或多个身份)的特征。此外，描述为彼此“水平邻近”的特征是指并包含彼此水平最接近(例如，水平最靠近、水平相邻)定位的所公开身份(或多个身份)的特征。
29.如本文所使用，术语“存储器装置”意指并包含呈现存储器功能性但不必限于存储器功能性的微电子装置。换句话说，并且仅作为举例，术语“存储器装置”是指并不仅包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(dram)；常规非易失性存储器，例如常规nand存储器)，而且包含专用集成电路(asic)(例如，芯片上系统(soc))、组合逻辑和存储器的微电子装置，和并入有存储器的图形处理单元(gpu)。
30.如本文所使用，“导电材料”是指并包含如以下中的一或多种的导电材料：金属(例如，钨(w)、钛(ti)、钼(mo)、铌(nb)、钒(v)、铪(hf)、钽(ta)、铬(cr)、锆(zr)、铁(fe)、钌(ru)、锇(os)、钴(co)、铑(rh)、铱(ir)、镍(ni)、钯(pa)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al))；合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于镁(mg)的合金、基于ti的合金、钢、低碳钢、不锈钢)；含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)；导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(ge)、导电掺杂硅锗(sige))。此外，“导电结构”意指并包含由导电材料形成且包含导电材料的结构。
31.如本文所使用，“绝缘材料”是指并包含电绝缘材料，如至少一种电介质氧化物材料(例如，氧化硅(sio
x
)、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、氧化铝
(alo
x
)、氧化铪(hfo
x
)、氧化铌(nbo
x
)、氧化钛(tio
x
)、氧化锆(zro
x
)、氧化钽(tao
x
)和氧化镁(mgo
x
)中的一或多种)、至少一种电介质氮化物材料(例如，氮化硅(siny))、至少一种电介质氮氧化物材料(例如，氮氧化硅(sio
x
ny))和至少一种电介质碳氧氮化物材料(例如，碳氧氮化硅(sio
xcz
ny))中的一或多种。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，sio
x
，alo
x
，hfo
x
，nbo
x
，tio
x
，siny，sio
x
ny，sio
xcz
ny)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，si、al、hf、nb、ti)的每一个原子的平均比的材料。由于化学式表示相对原子比与不严格的化学结构，因此绝缘材料可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文所使用，术语“非化学计量化合物”意指且包含具有无法由明确限定的自然数的比率表示且违反定比定律的某一元素组成的化合物。此外，“绝缘结构”意指且包含由绝缘材料形成及包含绝缘材料的结构。
32.如本文所使用，“可选择性地移除”材料是指并包含相对于暴露于处理条件(例如暴露于辐射(例如，热))的另一材料呈现响应于相同处理条件的较大移除速率的材料。相对于另一种材料可选择性移除的材料是大体上完全可移除的而无需大体上移除所述另一种材料(例如，无需移除大体上另一种材料的任何一种)。
33.如本文所使用，“可选择性蚀刻”材料是指并包含相对于暴露于给定蚀刻化学物质和/或处理条件的另一材料呈现响应于暴露于相同蚀刻化学物质和/或处理条件的较大蚀刻速率的材料。例如，所述材料可呈现比另一种材料的蚀刻速率大至少约五倍的蚀刻速率，例如比另一种材料的蚀刻速率大约十倍、约二十倍或约四十倍的蚀刻速率。所属领域的一般技术人员可选择用于选择性地蚀刻所需材料的蚀刻化学物质和蚀刻条件。
34.根据本文所描述的实施例，微电子装置包含隔离的存储器单元结构(例如，长度大于其宽度的隔离的细长半导电柱结构)，存储器单元结构中的每一个单独地包含横向布置在两个存储节点接触区之间的数字线接触区。数字线接触区可与数字线接触件电连通，所述数字线接触件继而与在第一横向方向上延伸的数字线电连通。存储节点接触区中的每一个单独地与存储节点接触件电连通，存储节点接触件中的每一个与存储节点(例如，电容器，其在本文中也可被称作单元电容器)电连通。每个存储器单元结构可包含中心部分，所述中心部分包含数字线接触区、在中心部分的第一末端处的第一末端部分，以及在中心部分的第二相对末端处的第二末端部分。第一末端部分包含存储节点接触区中的第一个且第二末端部分包含存储节点接触区中的第二个。中心部分可在第一横向方向上延伸并且包含大体上平行于数字线的纵向轴线。换句话说，中心部分可在数字线延伸的方向上伸长。在一些实施例中，第一末端部分和第二末端部分中的每一个包含相对于中心部分的纵向轴线按一定角度地定向的纵向轴线。换句话说，第一末端部分和第二末端部分中的每一个相对于中心部分按一定角度延伸。在一些实施例中，中心部分包含相对弓形表面。在其它实施例中，中心部分包含相对的基本上平行的表面。在一些实施例中，第一末端部分和第二末端部分中的每一个单独地包含相对的基本线性表面。在其它实施例中，第一末端部分和第二末端部分各自单独地包含至少一个弓形表面和至少一个基本线性表面。在一些此类实施例中，至少一个弓形表面可与至少一个线性表面相对。在一些实施例中，存储器单元结构呈现所谓的“s”形。在其它实施例中，存储器单元结构呈现所谓的“z”形。存储器单元结构的形状可至少部分地取决于形成存储器单元结构的方法。
35.使第一末端部分和第二末端部分相对于中心部分按一定角度定向促进存储器单元结构的存储节点接触区与数字线接触区之间的距离增加，与常规微电子装置相比，减少了此类特征之间意外短路的可能性。此外，使第一末端部分和第二末端部分相对于中心部分按一定角度定向促进存储器单元结构的活动区域(例如，增加位线接触件和每个存储节点接触件的活动区域)增加。此外，相对于中心部分按一定角度形成末端部分可促进用于在数字线接触区上形成数字线接触件的区域增加(例如，更大的裕度)。在一些实施例中，与常规存储器单元结构相比，存储器单元结构的形状可以减少(例如，消除)存储器单元结构的字线结构与数字线接触区之间的重叠。在一些实施例中，与呈现线形形状的常规存储器单元结构的柱相比，相对于中心部分按一定角度形成第一末端部分和第二末端部分可促进存储器单元结构的柱的机械稳定性增加(以及翻倒的减少)。在一些实施例中，存储器单元结构的大小和形状促进叠加裕度的改进、与存储器单元结构相关联的存储器单元的更好操作(例如，存储器单元的读取和写入操作的改进)，以及在形成微电子装置期间提高存储器单元结构的产量。此外，可以在不使用所谓的间距四倍技术的情况下形成存储器单元结构。
36.在一些实施例中，使用极紫外光刻(euv)形成隔离存储器单元结构。与常规微电子装置的存储器单元结构相比，极紫外光刻可促进以较小间距和间隔形成隔离存储器单元结构，并且无需使用间距四倍技术。
37.图1a到图1s包含示出根据本公开的实施例的形成用于微电子装置(例如，存储器装置，例如dram装置)的微电子装置结构(例如，存储器装置结构，例如dram装置结构)的方法的简化部分透视图(图1a、图1c、图1e、图1g、图1i和图1k到图1n)、简化部分俯视图(图1b、图1d、图1f、图1h、图1j和图1o)，以及简化部分横截面视图(图1p到图1s)。结合下文提供的描述，所属领域的一般技术人员将显而易见本文所描述的方法可用于各种装置。换句话说，只要希望形成包含存储器单元结构的微电子装置，就可以使用本公开的方法。
38.图1a为微电子装置100的简化部分透视图并且图1b为微电子装置100的部分简化俯视图。参考图1a，微电子装置100包含基底材料102、竖直(例如，在z方向)上覆于基底材料102的第一氧化物材料104、竖直上覆于第一氧化物材料104的硬掩模材料106、竖直上覆于硬掩模材料106的第二氧化物材料108，竖直上覆于第二氧化物材料108的第一牺牲材料110，竖直上覆于第一牺牲材料110的第三氧化物材料112，竖直上覆于第三氧化物材料112的第二牺牲材料114，竖直上覆于第二牺牲材料114的含碳材料116，竖直上覆于含碳材料116的电介质抗反射涂层(darc)材料118，以及竖直上覆于darc材料118的光致抗蚀剂材料120(本文也称为“光掩模材料”)。
39.光致抗蚀剂材料120可以排列成通过第一沟槽124彼此间隔开的线122。在一些实施例中，线122各自可以单独呈现编织形状，包含加宽圆形部分126(在本文中也被称为“气泡部分”)，所述加宽圆形部分由宽度(例如，在x方向上)小于加宽圆形部分126的宽度的较窄弯曲部分128彼此间隔开。为了清楚和易于理解所述描述，在图1a中在交叉影线中未示出光致抗蚀剂材料120的部分。在整个附图中，在一些部分透视图中，为了清晰和易于理解描述和附图，可能不使用交叉阴影来示出材料的部分。
40.在一些实施例中，线122的间距p1可以在约40纳米(nm)至约60nm，例如约40nm至约50nm，或约50nm至约60nm的范围内。然而，本公开不限于此，并且间距p1可不同于上文所描述的那些。
41.在一些实施例中，邻近线122的加宽圆形部分126之间的距离d1可在约10nm至约30nm的范围内，例如约10nm至约20nm，或约20nm至约30nm。在一些实施例中，邻近线122的较窄弯曲部分128之间的距离d2可在约20nm至约40nm的范围内，例如约20nm至约30nm，或约30nm至约40nm。
42.基底材料102可包含半导体衬底、支撑衬底上的基底半导体材料、金属电极，或其上形成有一或多种材料、结构或区的半导体衬底。基底材料102可包括半导电材料，例如常规硅衬底或包含半导体材料的其它块状衬底。如本文所使用，术语“块状衬底”意指且包含不仅硅晶片，而且还有绝缘体上硅(“soi”)衬底，如蓝宝石上硅(“sos”)衬底或玻璃上硅(“sog”)衬底、基底半导体基础上的硅的外延层，或其它半导体或光电材料，如硅-锗(si
1-x
ge
x
，其中x是例如0.2与0.8之间的摩尔分数)、锗(ge)、砷化镓(gaas)、氮化镓(gan)或磷化铟(inp)等等。此外，当在以下描述中参考“衬底”或“基底材料”时，先前过程阶段可能已用以在基底半导体结构或基础中形成材料、区或接合部。基底材料102可包含与集成电路制造相关联的一或多种材料。此类材料可包含例如难熔金属、阻隔材料、扩散材料和绝缘材料中的一或多种。基底材料102可包含例如互补金属氧化物半导体(cmos)结构或其它半导体结构。基底材料102的不同部分可通过一或多种电介质材料彼此电隔离。
43.第一氧化物材料104可由一或多种电介质材料形成且包含所述一或多种电介质材料，例如二氧化硅(sio2)、氟硅酸盐玻璃(fsg)、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼磷硅酸盐玻璃(bpsg)中的一或多者和另一绝缘材料。第一氧化物材料104可通过基底材料102的热氧化、沉积(例如，用例如原硅酸四乙酯(teos)沉积)或另一方法形成。在一些实施例中，第一氧化物材料104包括二氧化硅。
44.硬掩模材料106可由对各种掩模材料(例如，切碎掩模)呈现蚀刻选择性的一或多种材料形成并且包含所述一或多种材料，如本文将描述。作为非限制性实例，硬掩模材料106可呈现相对于各种材料的蚀刻选择性，所述各种材料例如牺牲材料(例如，非晶碳)、电介质材料(例如，二氧化硅、氮化硅)、电介质抗反射涂层(darc)材料和底部抗反射涂层(barc)材料。硬掩模材料106可由金属氮化物(例如，氮化钛、氮化钨、氮化钽、氮化铝)、金属氧化物(例如，氧化铝、氧化钛、氧化钨、氧化钽、氧化铪、氧化锆)、氮氧化物材料、碳氧化硅、碳氧氮化硅材料、非晶碳或另一种材料中的一或多者形成并且包含所述一或多者。在一些实施例中，硬掩模材料106包括氮化钛。
45.第二氧化物材料108可由上文参考第一氧化物材料104所描述的材料中的一或多者形成并且包含所述材料中的一或多者。在一些实施例中，第二氧化物材料108包括与第一氧化物材料104基本上相同的材料组成。在其它实施例中，第二氧化物材料108包括与第一氧化物材料104不同的材料组成。在一些实施例中，第二氧化物材料108包括二氧化硅。
46.第一牺牲材料110可由非晶硅(α-硅)、氮化硅(si3n4)、氮氧化硅(sio
x
ny)或另一材料中的一或多者形成并且包含所述一或多者。在一些实施例中，第一牺牲材料110包括非晶硅。
47.第三氧化物材料112可由上文参考第一氧化物材料104所描述的材料中的一或多者形成并且包含所述材料中的一或多者。在一些实施例中，第三氧化物材料112包括与第一氧化物材料104基本上相同的材料组成。在其它实施例中，第三氧化物材料112包括与第一氧化物材料104不同的材料组成。在一些实施例中，第三氧化物材料112包括二氧化硅。
48.第二牺牲材料114可由上文参考第一牺牲材料110所描述的材料中的一或多者形成并且包含所述材料中的一或多者。在一些实施例中，第二牺牲材料114包括与第一牺牲材料110基本上相同的材料组成。在其它实施例中，第二牺牲材料114包括与第一牺牲材料110不同的材料组成。在一些实施例中，第二牺牲材料114包括非晶硅。
49.含碳材料116可由含碳掩模材料形成并且包含所述含碳掩模材料。在一些实施例中，含碳材料116包括非晶碳氢(也称为“非晶碳”)。在一些实施例中，含碳材料116包括自旋碳(soc)材料。
50.darc材料118可由氮氧化硅材料形成并且包含氮氧化硅材料，例如si
x
oynz，其中x在约10与约60之间，y在约20与约50之间，并且z在约10与约20之间。然而，本公开不如此受限制并且darc材料118可包含此项技术中已知的其它合适的darc材料。darc材料118可被调配并且被配置成在光致抗蚀剂材料(例如，光致抗蚀剂材料120)在图案化光致抗蚀剂材料期间的暴露期间基本上防止电磁辐射(例如，光源)的反射。
51.光致抗蚀剂材料120可由极紫外(euv)光致抗蚀剂材料形成并且包含所述euv光致抗蚀剂材料。作为非限制性实例，光致抗蚀剂材料120可由包括交替含量的硅和钼的叠层形成并且包含所述叠层。然而，本公开不如此受限制，并且光致抗蚀剂材料120可包含一或多种其它材料。
52.参考图1c和图1d，光致抗蚀剂材料120(图1a、图1b)的线122(图1a、图1b)的图案可以通过darc材料118(图1a)和含碳材料116(图1a)转印到第二牺牲材料114以形成第一线125。间隔件130可以形成在第二牺牲材料114的第一线125的侧壁上。在一些实施例中，可通过沟槽124(图1a、图1b)图案化darc材料118和含碳材料116，以在darc材料118和含碳材料116内形成第一线125。在darc材料118和含碳材料116内形成第一线125之后，可从微电子装置100移除(例如，剥离)光致抗蚀剂材料120。在一些实施例中，第一线125通过间距加倍工艺形成。
53.继续参考图1c和图1d，可通过darc材料118和含碳材料116图案化第二牺牲材料114以形成第二牺牲材料114的第一线125。在一些实施例中，第二牺牲材料114的第一线125的尺寸可小于光致抗蚀剂材料120(图1a、图1b)的线122(图1a、图1b)。例如，在一些实施例中，在将图案转印到darc材料118和含碳材料116之前，可使光致抗蚀剂材料120暴露于修整工艺。
54.间隔件130可由一或多种材料形成并且包含所述一或多种材料，所述一或多种材料被调配并且被配置成相对于第二牺牲材料114和第三氧化物材料112呈现蚀刻选择性。作为非限制性实例，间隔件130可由含碳材料(例如，硅碳氮化物(sicn))、氧氮化物材料(例如，硅氧氮化物、硅碳氧氮化物(siocn))或其它材料形成并且包含这些材料。在一些实施例中，由于间隔件130形成在第二牺牲材料114的侧壁上，因此间隔件130可呈现与第二牺牲材料114的侧壁的形状相对应的形状。
55.图1e为微电子装置100的简化部分透视图并且图1f为图1e的微电子装置100的部分简化俯视图。参考图1e和图1f，可从微电子装置100选择性地移除第二牺牲材料114(图1c、图1d)，同时间隔件130保留在第三氧化物材料112上。
56.现在参考图1g和图1h，可以在横向邻近(例如，在x方向上)的间隔件130之间和第三氧化物材料112上方形成底层材料132。底层材料132可基本上填充间隔件130之间的空
间。在一些实施例中，在形成底层材料132之后，底层材料132可暴露于平坦化工艺，例如化学机械平坦化(cmp)工艺。在其它实施例中，底层材料132可不暴露于平坦化工艺。
57.底层材料132可由euv底层材料中的一或多种形成并且包含所述euv底层材料中的一或多种，例如聚合物基质材料(例如，可交联聚合物基质材料)。作为非限制性实例，底层材料132可包含以下中的一或多个：甲基丙烯酸酯、多羟基苯乙烯(phs)、三苯基磺酸(tps)三氟盐、氧化物、金属(例如，铪、钴、钨、钛)、导电金属氮化物(例如，氮化钛)、硅化物(例如，硅化钛、硅化钴)，电介质材料(例如，二氧化硅、氮化硅、氮氧化硅)、非晶碳或抗反射材料。在一些实施例中，底层材料132包括自旋碳(soc)。
58.参考图1i和图1j，在形成底层材料132(图1g、图1h)之后，可以相对于底层材料132选择性地从微电子装置100移除间隔件130(图1g、图1h)，同时底层材料132在第三氧化物材料112上保持竖直(例如，在z方向上)。在移除间隔件130之后，可通过底层材料132图案化第三氧化物材料112，以将第一线125的图案转印到第三氧化物材料112，并且在横向(例如，在x方向上)邻近的第一线125之间形成第二线135。第二线135可形成在与光致抗蚀剂材料120(图1a、图1b)的横向邻近线122(图1a、图1b)之间的区相对应的位置。第一线125的位置可对应于光致抗蚀剂材料120的线122的位置。
59.例如，可通过将微电子装置100暴露于一或多种蚀刻剂中来选择性地移除间隔件130。作为非限制性实例，可通过将间隔件130暴露于氧(o2)、一氧化二氮(n2o)、三氟化氮(nf3)、二氧化氮(no2)或其它材料中的一或多种来移除间隔件130。
60.在第三氧化物材料112中形成第一线125和第二线135之后，可从微电子装置100选择性地移除底层材料132(图1g、图1h)。在一些实施例中，通过灰化移除底层材料132。作为非限制性实例，底层材料132可暴露于包含氢(h2)、氮(n2)、氟(f2)、六氟化硫(sf6)、六氟乙烷(c2f6)或另一材料中的一或多种的等离子体中。在其它实施例中，将底层材料132暴露于一或多种其它干式蚀刻剂，例如氧、氮、含氟气体(例如三氟化氮(nf3)、六氟化硫(sf6)、四氟化碳(cf4))和溴化氢(hbr)中的一或多种的等离子体，以选择性地移除底层材料132。
61.现在参考图1k，在第三氧化物材料112中形成第一线125(图1j)和第二线135(图1j)之后，可以在第三氧化物材料112上形成额外底层材料134，并且可以在额外底层材料134上形成多层抗蚀剂(mlr)材料136(在本文中也称为“三层光堆叠”)。
62.多层抗蚀剂材料136可由一或多种光致抗蚀剂材料，例如聚甲基丙烯酸甲酯(pmma)中的一或多种、上文参考光致抗蚀剂材料120描述的一或多种材料、深紫外(duv)光致抗蚀剂、重氮萘醌(dnq)材料和额外光致抗蚀剂材料中的一或多种形成并且包含这些材料。然而，本公开不如此受限制，并且多层抗蚀剂材料136可包含所述材料以外的材料。
63.在一些实施例中，多层抗蚀剂材料136可通过例如极紫外图案化来形成和图案化。沟槽138可形成在多层抗蚀剂材料136中。在一些实施例中，沟槽138可相对于微电子装置100的轴(例如，x轴)按角度θ延伸。作为非限制性实例，角度θ可大于约零(0)度并且小于约九十(90)度，例如在约(20)度至约七十(70)度、约三十(30)度至约六十(60)度或约四十(40)度至约五十(50)度的范围内。在一些实施例中，角度θ可为约四十一(41)度。然而，本公开不如此受限制，并且角度θ可与上文所描述的角度不同。
64.在一些实施例中，额外底层材料134的暴露部分可通过沟槽138移除，以暴露第三氧化物材料112的部分。参考图1l，多层抗蚀剂材料136(图1k)可从微电子装置100移除。在
一些实施例中，在移除多层抗蚀剂材料136之后，可通过沟槽138移除第三氧化物材料112的暴露部分。在移除第三氧化物材料112的暴露部分之后，可移除额外底层材料134。在一些实施例中，通过灰化移除额外底层材料134，如上文参考移除底层材料132(图1g)所述。
65.继续参考图1l，移除第三氧化物材料112的暴露部分可形成第二氧化物材料108的隔离结构140。在一些实施例中，隔离结构140呈现s形。如本文所描述，隔离结构140的形状和图案可转印到基底材料102以形成存储器单元结构。
66.参考图1m，隔离结构140的图案可从第三氧化物材料112(图1l)转印到硬掩模材料106。在一些实施例中，通过第三氧化物材料112移除第一牺牲材料110的暴露部分，并且选择性移除第三氧化物材料112。在移除第三氧化物材料112之后，可以移除第二氧化物材料108的暴露部分，并且可以移除第一牺牲材料110。
67.硬掩模材料106的暴露部分可通过第二氧化物材料108移除，以将隔离结构140转印到硬掩模材料106。在硬掩模材料106中形成隔离结构140之后，可移除第二氧化物材料108。在一些实施例中，移除第一氧化物材料104以暴露基底材料102的表面。
68.参考图1n，在硬掩模材料106(图1m)中形成隔离结构140之后，第一氧化物材料104的暴露部分和基底材料102的部分可通过硬掩模材料106移除，以在基底材料102内形成隔离存储器单元结构145(在本文中也称为“隔离半导电柱结构”)。在一些实施例中，存储器单元结构145可通过包括绝缘材料144的隔离结构(在本文中也称为“浅沟槽隔离结构”)隔离。
69.绝缘材料144可由绝缘材料形成并且包含绝缘材料，例如，至少一种电介质氧化物材料(二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(alo
x
)、氧化铪(hfo
x
)、氧化铌(nbo
x
)、氧化钛(tio
x
)、氧化锆(zro
x
)、氧化钽(tao
x
)和氧化镁(mgo
x
))、至少一种电介质氮化物材料(例如，氮化硅(siny))、至少一种电介质氧氮化物材料(例如，氧氮化硅(sio
x
ny))和至少一种电介质碳氮化物材料(例如，硅碳氮化物(sio
xcz
ny))中的一或多种。在一些实施例中，绝缘材料144包括二氧化硅。
70.参考图1o到图1s，可在微电子装置100上执行额外处理动作。图1o是微电子装置100的简化部分俯视图。图1p为通过剖面线p-p截取的图1o的微电子装置100的简化部分截面图；图1q为通过图1o的剖面线r-r截取的图1o的微电子装置100的简化部分截面图；图1r为通过剖面线r-r截取的图1o的微电子装置100的简化部分截面图；并且图1s为通过剖面线s-s截取的图1o的微电子装置的简化部分截面图。
71.参考图1o，并且当从俯视图的角度查看时，隔离存储器单元结构145中的每一个可以呈现s形，其各自单独地包含位于相对末端部分152之间的中心部分150(例如，与第二末端部分152横向(例如，在y方向上)间隔开的第一末端部分)。
72.末端部分152各自可由基本线性表面154至少部分地限定。线性表面154可由沟槽138的位置限定(图1k)。末端部分152各自还可分别包含与由第二牺牲材料114(图1c)的表面(以及光致抗蚀剂材料120的线122(图1a、图1b)的对应表面)限定的间隔件130(图1c)的弯曲表面相对应的弓形(例如，弯曲)表面156。在一些实施例中，每个末端部分152的基本线性表面154可以与相应末端部分152的弓形表面156相对。在一些实施例中，第一末端部分152的基本线性表面154可位于微电子装置100相对于第二末端部分152的基本线性表面154的相对横向(例如，在y方向上)末端。在一些实施例中，隔离存储器单元结构145的第一末端部分152的基本线性表面154与隔离存储器单元结构145的第二末端部分152的基本线性表
面154在第二横向方向(例如，在x方向上)上基本上横向地对齐(例如，基本上平行)。在一些实施例中，第一末端部分152的弓形表面156可位于微电子装置100相对于第二末端部分152的弓形表面156的相对横向(例如，在x方向上)末端。
73.中心部分150可由向内定向的弓形(例如，弯曲)表面158单独限定，至少部分地由间隔件130(图1c)和第二牺牲材料114(图1c)的弯曲表面限定，其又由光致抗蚀剂材料120(图1a、图1b)的线122(图1a、图1b)的加宽圆形部分126(图1b)和较窄弯曲部分128(图1b)限定。中心部分150的向内定向的弓形表面158可限定中心部分150的最小宽度(例如，在x方向上)，并且可接近数字线(例如，位线)接触区160而定位。在一些实施例中，中心部分150的相对弓形表面158可以是非线性的，并且可以不平行。
74.继续参考图1o，隔离存储器单元结构145中的每一个可以单独地包含位于隔离存储器单元结构145的中心部分150上的数字线接触区160和位于相应隔离存储器单元结构145的末端部分152上的存储节点(例如，存储器单元)接触区162。如本文将描述的，数字线接触件(例如，数字线接触件174(图1p))和存储节点接触件(例如，存储节点接触件184(图1r))可形成在数字线接触区160和存储节点接触区162的相应者上。尽管数字线接触区160和存储节点接触区162在图1o中被示出为具有特定的横向尺寸，但是应当理解，数字线接触区160和存储节点接触区162的横向尺寸可以不同于图1o中所示的横向尺寸。在一些实施例中，中心部分150可在数字线接触区160处呈现最小横向尺寸(例如，在x方向上的宽度)。
75.存储节点接触区162可位于隔离存储器单元结构145的末端部分152附近(例如，在其上、上方)。数字线接触区160可位于隔离存储器单元结构145的中心部分150附近(例如，在其上、上方)。在一些实施例中，第一隔离存储器单元结构145的数字线接触区160横向邻接邻近隔离存储器单元结构145的末端部分152。在一些实施例中，第一隔离存储器单元结构145的上末端部分152的存储节点接触区162与邻近隔离存储器单元结构145的下末端部分152的存储节点接触区162横向对齐。
76.在一些实施例中，第一隔离存储器单元结构145的数字线接触区160与横向(例如，在y方向上)的邻近存储器单元结构145横向(例如，在x方向上)地对齐。
77.继续参考图1o，在一些实施例中，横向相邻的隔离存储器单元结构145之间的横向(例如，在x方向上，在y方向上)间距可以基于例如多层抗蚀剂材料136(图1k)与多层抗蚀剂材料136中的沟槽138(图1k)的对齐而不同。尽管图1o示出了每个隔离存储器单元结构145的末端部分152呈现基本相同的大小，但本公开不如此受限制。在其它实施例中，基于沟槽138在多层抗蚀剂材料136内的对准(例如，对齐)，每个隔离存储器单元结构145的上部(例如，在y方向上)末端部分152的尺寸和对应横截面积可大于或小于相应隔离存储器单元结构145的下部(例如，在y方向上)末端部分152。
78.参考图1o和图1p，字线164可以通过常规技术形成在存储节点接触区162与数字线接触区160之间的隔离沟槽内。在一些实施例中，隔离存储器单元结构145中的每一个可与两个字线164相交。每个隔离存储器单元结构145的末端部分152可与字线164相交。
79.绝缘材料166(为了清楚和易于理解描述，图1o中未示出)可形成在微电子装置100上，并且可填充邻近隔离存储器单元结构145之间的区。绝缘材料166可由电介质材料形成并且包含电介质材料，例如上文参考绝缘材料144(图1n)描述的一或多种材料。在一些实施例中，绝缘材料166包括二氧化硅。
80.在形成绝缘材料166之后，可以移除绝缘材料166的部分以及中心部分150与末端部分152之间的隔离存储器单元结构145的部分。例如，掩模材料可在微电子装置100上方形成且开口(例如，沟槽)在第一横向方向上(例如，在x方向上)延伸，并且绝缘材料166的部分和隔离结构140的部分可通过掩模材料中的开口移除。
81.在一些实施例中，在形成开口之后，基底材料102的暴露部分可暴露于离子植入过程以形成晶体管结构的沟道区181。电介质材料168(例如，栅极电介质材料)可形成在开口内并且导电材料170可形成在电介质材料168上方以形成字线164。电介质材料168可由以下各项中的一或多个形成并且包含以下各项中的一或多个：磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃(bpsg)、氟硅酸盐玻璃、二氧化硅、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、氧化铌、氧化钼、氧化锶、氧化钡、氧化钇、氮化物材料(例如，氮化硅(si3n4))、氮氧化物(例如，氮氧化硅)、另一栅极电介质材料、电介质氮化碳材料(例如，氮化硅碳(sicn))、电介质碳氧氮化物材料(例如，碳氧氮化硅(siocn))，或其组合。
82.导电材料170可由以下各项中的一或多个形成并且包含以下各项中的一或多个：氮化钛、氮化钽、氮化钛铝、元素钛、元素铂、元素铑、元素铱、氧化铱、元素钌、氧化钌、元素钼、元素钨、元素钴、多晶硅、锗以及硅锗。在一些实施例中，导电材料170包括元素钼、元素钨和元素钴中的一或多个以及多晶硅、锗和硅锗中的一或多个。
83.在一些实施例中，并且参考图1o，字线164可使中心部分150与末端部分152分离。换句话说，在一些实施例中，字线164可以介入隔离存储器单元结构145的中心部分150与末端部分152之间。因此，字线164可以位于将数字线接触区160与每个隔离存储器单元结构145的存储节点接触区162分离的隔离沟槽(例如，包含绝缘材料166)中。因此，如本文所描述的隔离存储器单元结构145各自可包括中心部分150，所述中心部分通过字线164(例如，第一字线164和第二字线164)与末端部分152(例如，第一末端部分152和第二末端部分152)间隔开。在形成字线164之后，开口的剩余部分可填充有绝缘材料172，所述绝缘材料可包含上文参考绝缘材料166所描述的材料中的一或多种。在一些实施例中，绝缘材料172包括与绝缘材料166相同的材料组成。
84.继续参考图1o，隔离存储器单元结构145的末端部分152的纵向轴线l1可以相对于中心部分150的纵向轴线l2按角度α定向。中心部分150的纵向轴线l2可对应于并基本上平行于竖直上覆于中心部分150的数字线178。角度α可大于约零(0)度并且小于约九十(90)度，例如在约(20)度至约七十(70)度、约三十(30)度至约六十(60)度或约四十(40)度至约五十(50)度的范围内。在一些实施例中，角度α可约为四十九(49)度。在一些实施例中，角度α和角度θ(图1k)之和可约为九十(90)度。
85.参考图1p和图1q，在形成字线164之后，可以通过绝缘材料172和绝缘材料166的部分形成开口，以暴露隔离存储器单元结构145的数字线接触区160的表面。可通过例如在微电子装置100上方形成并且图案化掩模并且将微电子装置100暴露于合适的蚀刻剂来形成开口。数字线接触件174可形成在开口内和数字线接触区160上。
86.数字线接触件174可由至少一个导电材料形成并且包含所述至少一个导电材料。在一些实施例中，数字线接触件174包括以下各项中的一或多个：氮化钛、氮化钽、氮化钛铝、元素钛、元素铂、元素铑、元素铱、氧化铱、元素钌、氧化钌、元素钼、元素钨、元素钴、多晶硅、锗，和硅锗。在一些实施例中，数字线接触件174包括元素钼、元素钨和元素钴中的一或
多个以及多晶硅、锗和硅锗中的一或多个。在一些实施例中，数字线接触件174包括掺杂多晶硅。作为非限制性实例，数字线接触件174可包含至少约10
20
原子/cm3，或甚至至少约10
21
原子/cm3。
87.在一些实施例中，数字线接触件174相对于绝缘材料172的上部表面凹陷。在形成数字线接触件174之后，导电材料176可形成在微电子装置结构100上方并且与数字线接触件174接触以形成数字线178。数字线178的导电材料176可由上文参考字线164所描述的材料中的一或多种形成并且包含所述材料中的一或多种。
88.在形成数字线接触件174和数字线178之后，绝缘材料180可形成在数字线178上方。在一些实施例中，间隔件182(例如，“位线间隔件”、“数字线间隔件”)可形成在数字线178的侧面上。绝缘材料180和间隔件182可单独地由上文参考绝缘材料166和绝缘材料172所描述的材料中的一或多种形成并且包含所述材料中的一或多种。
89.参考图1r，可在隔离结构140的存储节点接触区162上方形成存储节点接触件184。存储节点接触件184可由上文参考数字线接触件174所描述的材料中的一或多种形成并且包含所述材料中的一或多种。
90.存储节点接触件184可与隔离结构140的存储节点接触区162电连通。存储节点接触件184可位于绝缘材料172和绝缘材料180的相邻部分之间。存储节点接触件184可由上文参考数字线接触件174所描述的材料中的一或多种形成并且包含所述材料中的一或多种。在一些实施例中，存储节点接触件184包括掺杂多晶硅。作为非限制性实例，存储节点接触件184可包含至少约10
20
原子/cm3，或甚至至少约10
21
原子/cm3。在一些实施例中，微电子装置100暴露于退火条件以从数字线接触件174和存储节点接触件184扩散掺杂剂以形成例如晶体管结构的源极区、漏极区和沟道区181。
91.继续参考图1o到图1r，在一些实施例中，数字线接触件174可在y方向上对齐，并且可在x方向上与存储节点接触件184偏移。在一些实施例中，数字线接触件174可在数字线178延伸的方向上不与存储节点接触件184中的任何一个对齐。另外，存储节点接触件184可在y方向上彼此对齐。
92.微电子装置100可包含存储器单元，其各自包含与存储节点结构186(例如，电容器结构)耦合的存取晶体管(例如，沿着字线164中的一个包括栅极的晶体管)。图1r中示出仅一个存储节点结构186，但应理解，所有存储节点接触件184可耦合到存储节点结构186。
93.继续参考图1r，存储节点结构186可形成在存储节点接触件184上方并与之电连通。出于本公开的清楚和容易理解起见，图1o中未示出存储节点结构186。
94.在一些实施例中，重布材料(rdm)结构188(也被称作“重布层(rdl)结构”)可形成在存储节点接触件184上或上方，并且存储节点结构186可与存储节点结构186和存储节点接触件184电连通。
95.rdm结构188可被配置成有效地移位(例如，交错、调整、修改)存储节点接触件184的横向位置(例如，在x方向上、在y方向上)以适应在存储节点接触件186上方并且与其电连通的存储节点结构184的所需布置(例如，密排六方布置)。rdm结构188可各自单独地由导电材料形成并且包含导电材料，所述导电材料包含但不限于金属(例如，钨、钛、镍、铂、金)、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、和导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗)中的一或多个。作为非限制
性实例，rdm结构188可单独地包括w、tin、tan、wn、tialn、ti、pt、rh、ir、iro
x
、ru、ruo
x
及其合金中的一或多个。
96.存储节点结构186可被配置成存储表示可编程逻辑状态的电荷。例如，存储节点结构186的带电状态可表示第一逻辑状态(例如，逻辑1)，并且存储节点结构186的不带电状态可表示第二逻辑状态(例如，逻辑0)。在一些实施例中，存储节点结构186包括被配置成存储与逻辑状态相关联的电荷的电介质材料。电介质材料可例如包括以下各项中的一或多个包含：二氧化硅、氮化硅、聚酰亚胺、二氧化钛(tio2)、氧化钽(ta2o5)、氧化铝(al2o3)、氧化物-氮化物-氧化物材料(例如，二氧化硅-氮化硅-二氧化硅)、钛酸锶(srtio3)(sto)、钛酸钡(batio3)、二氧化铪(hfo2)、氧化锆(zro2)、铁电材料(例如，铁电二氧化铪、铁电氧化锆、锆钛酸铅(pzt)等)，和高k电介质材料。在一些实施例中，存储节点结构186包括氧化锆。
97.rdm结构188和存储节点结构186可使用在本文中不详细地描述的常规过程(例如，常规沉积过程，例如原位生长、自旋式涂布法、毯覆式涂布、cvd、ald和pvd中的一或多种；常规图案化和材料移除过程，如常规对准过程、常规光刻曝光过程、常规显影过程、常规蚀刻过程)和常规处理设备来形成。
98.图1s是微电子装置100通过单个隔离存储器单元结构145的简化部分横截面视图。参考图1s，每个存储器单元结构145可包含位于存储器单元结构145的第一末端部分152的第一半导电柱190、位于存储器单元结构145的中心部分150的第二半导电柱192，以及位于存储器单元结构145的第二末端部分152的第三半导电柱194。第二半导电柱192可位于第一半导电柱190与第三半导电柱194之间。第一字线164位于第一半导电柱190与第二半导电柱192之间，并且第二字线164位于第二半导电柱192与第三半导电柱194之间。绝缘材料166可将隔离存储器单元结构145与横向邻近的隔离存储器单元结构145隔离。
99.由于存储器单元结构145各自包含两个存储节点结构186，因此在一些实施例中，存储器单元结构145可被称为双位存储器单元。
100.与常规微电子装置相比，形成隔离存储器单元结构145以包含中心部分150和相对于中心部分150的纵向轴线l2的按角度α延伸的末端部分152，可促进中心部分150上的数字线接触件174的活动区域增加。此外，与常规微电子装置结构相比，隔离存储器单元结构145的大小和形状可促进存储节点接触件184的着陆面积增加(例如，从约4nm增加至约5nm以上)。此外，通过本文所描述的方法形成隔离存储器单元结构145可促进形成具有所需大小、形状和间距且无例如间距四倍工艺之类的复杂工艺流程的隔离存储器单元结构145。
101.尽管图1a到图1s已被描述和示出为形成微电子装置100，包含形成间隔件130(图1c)和将间隔件130的图案转印到第三氧化物材料112(图1e)以形成第一线125(图1j)和第二线135(图1j)，但本公开不如此受限制。在其它实施例中，第一线125和第二线135可通过其它方法形成。作为非限制性实例，在一些实施例中，如上文参考图1c所描述，在第二牺牲材料114上形成间隔件130。在形成间隔件130之后，可通过横向邻近的间隔件130之间的空间在第三氧化物材料112上形成(例如，印刷)第二线135(图1j)的图案。在一些此类实施例中，间隔件130可促进第二线135与第一线125(图1j)的对齐。换句话说，间隔件130可补偿在印刷第二线135期间可能的错配误差。在形成第二线135之后，可以移除间隔件130，并且第一线125和第二线135的图案可以转印到第三氧化物材料112，然后移除第一牺牲材料110。可如上文参考图1k到图1s所描述的完成微电子装置100的形成。
102.图2a到图2j示出根据本公开的实施例的形成微电子装置的方法。图2a为微电子装置200的简化部分透视图。微电子装置200可包含基底材料202、竖直(例如，在z方向上)上覆于基底材料202的第一氧化物材料204、竖直上覆于第一氧化物材料204的硬掩模材料206、竖直上覆于硬掩模材料206的第二氧化物材料208、竖直上覆于第二氧化物材料208的牺牲材料210，竖直上覆于牺牲材料210的含碳材料212、竖直上覆于含碳材料212的darc材料214和竖直上覆于darc材料214的光致抗蚀剂材料216。基底材料202、第一氧化物材料204、硬掩模材料206、第二氧化物材料208、牺牲材料210、含碳材料212、darc材料214和光致抗蚀剂材料216中的每一个可基本上与上文参考图1a所描述的相应基底材料102、第一氧化物材料104、硬掩模材料106、第二氧化物材料108、第一牺牲材料110、含碳材料116、darc材料118和光致抗蚀剂材料120相同。
103.图2b是示出图2a的微电子装置200的光致抗蚀剂材料216的线218中的两个的简化部分俯视图。共同参考图2a和图2b，光致抗蚀剂材料216的线218可通过沟槽220彼此间隔开。线218可呈现所谓的编织图案，每个线218呈现由谷223彼此分离的峰222。在一些实施例中，线218呈现正弦形状。
104.现在参考图2c和图2d，可将光致抗蚀剂材料216(图2a)暴露于一或多种蚀刻(例如，修整)化学反应中以减小光致抗蚀剂材料216的线218的宽度。在减小线218(图2a、图2b)的宽度之后，可通过光致抗蚀剂材料216的修整线218移除darc材料214和含碳材料212的暴露部分。在移除darc材料214和含碳材料212的暴露部分之后，可例如通过剥离移除光致抗蚀剂材料216。
105.继续参考图2c，可通过darc材料214和含碳材料212移除牺牲材料210的暴露部分。在移除牺牲材料210的暴露部分之后，可移除darc材料214和含碳材料212。
106.间隔件224可形成在牺牲材料210的侧面，以形成第二线226。在形成间隔件224之后，可移除牺牲材料210以形成由间隙228间隔开的第二线226。间隙228可由牺牲材料210(图2c)的尺寸(例如，在x方向上，在y方向上)限定。间隔件224可由上文参考间隔件130(图1c)描述的一或多种材料形成并且包含所述一或多种材料。作为非限制性实例，间隔件224可包括含碳材料(例如，硅碳氮化物(sicn))、氧氮化物材料(例如，硅氧氮化物、硅碳氧氮化物(siocn))或另一材料。
107.间隔件224可呈现在约15纳米(nm)至约30nm范围内的间距p2，例如约15nm至约20nm、约20nm至约25nm或约25nm至约30nm。
108.第二线226可各自单独呈现基本上正弦的形状(例如，基本上对应于正弦形状)。在一些实施例中，间隔件224的第二线226中的每一个呈现在约2nm至约10nm范围内的振幅a，所述范围例如约2nm至约4nm，约4nm至约6nm，或约6nm至约10nm。在一些实施例中，振幅约为5nm。第二线226可各自在约30nm至约40nm的范围内单独呈现周期λ，所述范围例如约30nm至约35nm，或约35nm至约40nm。
109.参考图2e，在形成间隔件224之后，如上文参考图1e所述，牺牲材料210(图2c)可选择性地从微电子装置200移除，并且选择性地移除第二牺牲材料114。在移除牺牲材料210(图2c)后，底层材料230可形成在间隔件224上方并且在间隔件224之间的间隙228(图2d)内，并且多层抗蚀剂材料232可形成在底层材料230上方。底层材料230可由上文参考额外底层材料134(图1k)描述的材料中的一或多种形成并且包含材料中的一或多种，并且多层抗
蚀剂材料232可由上文参考多层抗蚀剂材料136(图1k)描述的材料中的一或多种形成并且包含所述材料中的一或多种。
110.在一些实施例中，多层抗蚀剂材料232可通过例如极紫外图案化来形成和图案化。沟槽234可形成在多层抗蚀剂材料232中。在一些实施例中，如上文参考沟槽238(图1k)所描述的，沟槽234可相对于微电子装置200的轴(例如，x轴)按角度θ延伸。在一些实施例中，角度θ在约(20)度至约七十(70)度的范围内，例如约四十一(41)度。
111.在一些实施例中，底层材料230的暴露部分可通过沟槽234移除，以暴露第二氧化物材料208的部分。参考图2f，第二氧化物材料208和间隔件224的暴露部分可通过沟槽234移除。移除第二氧化物材料208可形成间隔件224的隔离结构236的图案。在一些实施例中，可在移除第二氧化物材料208的暴露部分之前移除多层抗蚀剂材料232。在移除第二氧化物材料208的暴露部分之后，可移除底层材料230。在一些实施例中，如上文参考移除底层材料132(图1g)所描述，底层材料230具有等离子体。
112.参考图2g，第二氧化物材料208(图2f)的暴露部分可通过间隔件224(图2f)移除，并且间隔件224可移除。在一些实施例中，可通过第二氧化物材料208移除硬掩模材料206的暴露部分，并且可移除第二氧化物材料208。移除硬掩模材料206的暴露部分可将隔离结构236的图案转印到硬掩模材料206。可通过硬掩模材料206图案化第一氧化物材料204和基底材料202中的每一个，以在基底材料202中形成沟槽238。沟槽238的位置可对应于间隙228(图2d)和沟槽234(图2f)的位置。
113.参考图2h，绝缘材料240可形成在微电子装置200上方并且在基底材料202内的沟槽238(图2g)内。绝缘材料240可由上文参考绝缘材料144(图1n)所描述的材料中的一或多种形成并且包含所述材料中的一或多种。在一些实施例中，绝缘材料240包括二氧化硅。
114.在基底材料202的沟槽238(图2g)内形成绝缘材料240之后，可选择性地移除硬掩模材料206和第一氧化物材料204，留下包括基底材料202的隔离存储器单元结构245的图案。
115.如上文参考图1o到图1s所描述，可执行额外处理动作以完成微电子装置200。图2i是图2h的微电子装置的简化俯视图，并且图2j是在执行了进一步的处理动作之后隔离存储器单元结构245中的一个的简化俯视图。作为非限制性实例，字线264和数字线278可以在微电子装置200内形成，如上文参考图1o到图1s所描述，用于形成字线164和数字线178。
116.参考图2j，隔离存储器单元结构245可呈现s形，所述s形各自单独包含横向(例如，在x方向上，在y方向上)位于末端部分252之间的中心部分250。中心部分250可由基本上平行且线性的壁254限定，所述壁254基本上平行于例如数字线278延伸。在一些实施例中，中心部分250的纵向轴线基本上与数字线278对齐并平行。末端部分252可包含由例如形成在多层抗蚀剂材料232(图2e)中沟槽234(图2e)限定的基本上平行且线性的壁256。在一些实施例中，末端部分252的横向终端部分可呈现弓形表面258，所述弓形表面可由例如光致抗蚀剂材料216(图2a、图2b)的线218(图2a、图2b)的形状限定，所述线218的形状又限定间隔件224(图2c、图2d)的线226(图2c、图2d)的形状。
117.继续参考图2j，如上文参考图1o到图1s的隔离存储器单元结构145所描述，隔离存储器单元结构245可以各自包含位于中心部分250处的数字线接触区260和位于每个末端部分252处的存储节点接触区262。
118.尽管图2a到图2j已被描述和示出为形成微电子装置200以包含具有特定形状的隔离存储器单元结构245，但本公开不如此受限制。图3a为根据本公开的实施例的微电子装置300的简化部分透视图。除了多层抗蚀剂材料232可不包含沟槽234(图2e)但可包含孔302的图案以外，微电子装置300可基本上与图2e的微电子装置200相同。
119.参考图3b，可移除通过孔302暴露的底层材料230(图3a)的部分，以在底层材料230中形成孔。在移除底层材料230的暴露部分之后，可移除多层抗蚀剂材料232。底层材料230中的孔可暴露间隔件224的部分，所述部分可通过底层材料230中的孔移除以形成间隔件224的隔离结构304的图案。邻近隔离结构304可通过与孔302(图3a)的大小和间距相对应的空间彼此分离。
120.参考图3c，如上文参考图2g所描述，隔离结构304(图3b)的图案可转印到硬掩模材料206、第一氧化物材料204以及基底材料202。例如，第二氧化物材料208的暴露部分可通过间隔件224移除，并且可移除间隔件224。第一氧化物材料204和基底材料202的暴露部分可通过硬掩模材料206移除，并且沟槽308可在基底材料202内形成。
121.参考图3d，如上文参考绝缘材料240(图2h)所描述，绝缘材料310可形成在微电子装置300上方并且在基底材料202的沟槽308(图3c)内。绝缘材料310可包含上文参考绝缘材料240描述的一或多种材料。在一些实施例中，绝缘材料310包括二氧化硅。
122.在形成绝缘材料310之后，可移除硬掩模材料206和第一氧化物材料204。移除硬掩模材料206和第一氧化物材料204可留下至少部分由孔302(图3a)限定的基底材料202的隔离存储器单元结构312的图案。
123.图3e是进一步处理动作之后的图3d的微电子装置300的简化部分俯视图。作为非限制性实例，如上文参考图1o到图1s的微电子装置100所描述，微电子装置300可进一步处理为包含数字线接触件(未示出)、存储节点接触件(未示出)、数字线378和字线364。如上文参考图1o到图1s所描述，存储节点接触件可在存储节点接触区(未示出)处与隔离存储器单元结构312接触而形成，并且数字线接触件可与存储器单元结构312的数字线接触区(未示出)接触而形成。
124.除了隔离存储器单元结构312可不包含中心部分250(图2j)的基本上线性的壁254(图2j)和末端部分252(图2j)的基本上线性的壁256(图2j)以外，隔离存储器单元结构312可基本上类似于图2i和图2j的隔离存储器单元结构。确切地说，参考图3e，隔离存储器单元结构312中的每一个的中心部分350可由间隔件224(图3b)的弓形(例如，弯曲)表面限定，这些表面又由光致抗蚀剂材料216(图2a、图2b)的线218(图2a、图2b)的弓形表面限定。在一些实施例中，中心部分350和末端部分352可各自单独包括弓形表面，并且可基本上不含基本线性表面。
125.继续参考图3e，在一些实施例中，隔离存储器单元结构312的末端部分352的横向终端部分可由弓形表面354限定，所述弓形表面354由多层抗蚀剂材料232(图3a)的孔302(图3a)的大小和形状限定。例如，虚线圆360对应于孔302，并且限定隔离存储器单元结构312的弓形表面354。在一些实施例中，末端部分352的弓形表面354包含末端部分352的相对侧之间的向内定向部分。向内定向的部分可比末端部分352的横向终端部分的弓形表面354的其它部分更靠近中心部分350。
126.图4a到图4d示出根据本公开的额外实施例的形成微电子装置的方法。图4a为示出
根据本公开的实施例的微电子装置400的简化部分俯视图。微电子装置400可包含覆盖硬掩模材料(未示出)的牺牲材料402。硬掩模材料可与上文所描述的硬掩模材料106(图1a)基本上相同。硬掩模材料可竖直上覆于基底材料，所述基底材料可与上文参考图1a描述的基底材料102基本上相同。
127.可通过例如极紫外光刻在牺牲材料402中图案化第一结构404的图案。作为非限制性实例，可在牺牲材料402上方形成光致抗蚀剂材料，并且可在光致抗蚀剂材料上印刷第一结构404的图案。第一结构404的图案可如本领域已知的那样形成(例如，印刷)。在一些实施例中，除了与第一结构404相对应的部分之外的光致抗蚀剂材料的部分可被移除。第一结构404的图案可通过光致抗蚀剂材料转印到牺牲材料402，并且光致抗蚀剂材料可从牺牲材料402的表面移除(例如，剥离)，将第一结构404的图案留在牺牲材料402中。
128.现在参考图4b，第一间隔件406可形成在第一结构404的侧面上。第一间隔件406可由上文参考间隔件130(图1c)描述的材料中的一或多种形成并且包含所述材料中的一或多种。在一些实施例中，第一间隔件406包括含碳材料，例如硅碳氮化物。
129.参考图4c，可在牺牲材料402内形成第二结构408的图案。在一些实施例中，第二结构408的图案可用与形成第一结构404的图案基本上相同的方法形成。作为非限制性实例，在一些实施例中，光致抗蚀剂材料可在微电子装置400上方形成并且通过例如极紫外光刻进行图案化，以形成第二结构408的图案。
130.除了第二结构408的图案可相对于第一结构404的图案横向(例如，在x方向上、在y方向上)移动以外，第二结构408的图案可基本上与第一结构404的图案相同。光致抗蚀剂材料中的第二结构408的图案可转印到牺牲材料402。在一些实施例中，围绕第一结构404的第一间隔件406可促进第二结构408相对于第一结构404的对齐。在一些实施例中，第一间隔件406可补偿在形成第二结构408期间第二结构408的可能未对齐(例如，错配)。换句话说，第一间隔件406可促进第二结构408与第一结构404的自对齐。
131.继续参考图4c，在将第二结构408的图案转印到牺牲材料402之后，可在第二结构408周围形成第二间隔件410。第二间隔件410可由上文参考第一间隔件406描述的材料中的一或多种形成并且包含所述材料中的一或多种。
132.参考图4d，在第二结构408周围形成第二间隔件410之后，硬掩模材料可填充微电子装置400的在第一间隔件406与第二间隔件410之间的剩余部分。在用硬掩模材料填充微电子装置400的部分之后，可选择性地移除第一间隔件406和第二间隔件410，留下包括牺牲材料402的第一结构404、第二结构408和第三结构412。如上文参考图1n、图2h和图3d所描述，第一结构404、第二结构408和第三结构412的图案可转印到底层硬掩模材料和底层基底材料以形成隔离存储器单元结构。
133.继续参考图4d，第一结构404、第二结构408和第三结构412中的每一个可被在对应于第一间隔件406和第二间隔件410的位置处用基底材料形成的沟槽416彼此分离。
134.在一些实施例中，第一结构404可呈现与第二结构408基本上相同的大小和形状。第三结构412可呈现与第一结构404和第二结构408不同的大小和形状。在一些实施例中，与第一结构404和第二结构408相比，第三结构412沿纵向轴线(例如，在y方向上)呈现相对较大的尺寸。在一些实施例中，如上文参考隔离存储器单元结构245(图2j)所描述，第一结构404、第二结构408和第三结构412中的每一个都包括中心部分，所述中心部分具有基本上平
行的侧面和相对于中心部分成角度的末端部分，并且具有基本上平行的侧面。在一些实施例中，如上文参考隔离存储器单元结构245所描述，第一结构404、第二结构408和第三结构412的末端部分的横向终端部分可不包含弓形表面。在一些实施例中，第一结构404、第二结构408和第三结构412中的每一个呈现“z形”。
135.如上文参考隔离存储器单元结构145(图1o)、隔离存储器单元结构245(图2j)和存储器单元结构312(图3e)所描述，微电子装置400可经受额外的处理动作。例如，如上文参考图1o到图1r的微电子装置100所描述，微电子装置400可进一步处理为包含数字线接触件(未示出)、存储节点接触件(未示出)、数字线(未示出)和字线(未示出)。如上文参考图1o到图1s所描述，存储节点接触件可在存储节点接触区与微电子装置400的隔离存储器单元结构接触而形成，并且数字线接触件可与存储器单元结构的数字线接触区接触而形成。
136.图5为示出根据本公开的额外实施例的微电子装置500的简化部分俯视图。微电子装置500可包含第一结构502的图案、第二结构504的图案和通过沟槽508与邻近结构间隔开的第三结构506的图案。第一结构502、第二结构504和第三结构506中的每一个可包括基本上相同的材料组成，并且可形成在包括半导电材料的基底材料中，例如上文参考基底材料102描述的材料中的一或多种。
137.在一些实施例中，第一结构502、第二结构504和第三结构506中的每一个可呈现基本上相同的大小和形状。在一些实施例中，第一结构502、第二结构504和第三结构506与第一结构404(图4d)和第二结构408(图4d)基本上相同。
138.在一些实施例中，微电子装置500使用极紫外光刻形成。作为非限制性实例，第一结构502可使用极紫外图案化在硬掩模材料中形成(例如，印刷到硬掩模材料中)。在一些实施例中，第一结构502的图案可在硬掩模材料中形成，例如通过极紫外图案化形成。在一些实施例中，如上文参考第一结构404(图4a)的形成所描述，可在硬掩模材料上方形成光致抗蚀剂材料，并且可在光致抗蚀剂材料上印刷第一结构502。如上文参考第一结构502的形成所描述，在形成第一结构502之后，第二结构504和第三结构506中的每一个都可在硬掩模材料中形成。在硬掩模材料中形成第一结构502、第二结构504和第三结构506的图案之后，硬掩模材料可用于将第一结构502、第二结构504和第三结构506转印到底层基底材料上，以形成隔离存储器单元结构。
139.如上文参考图4d的微电子装置400所描述，微电子装置500可经受额外处理动作。例如，如上文参考图1o到图1s的微电子装置100所描述，微电子装置500可进一步处理为包含数字线接触件(未示出)、存储节点接触件(未示出)、数字线(未示出)和字线(未示出)。如上文参考图1o到图1s所描述，存储节点接触件可在存储节点接触区与微电子装置500的隔离存储器单元结构接触而形成，并且数字线接触件可与存储器单元结构的数字线接触区接触而形成。
140.因此，根据本公开的实施例，一种微电子装置包括从基底材料延伸的存储器单元结构。所述存储器单元结构的至少一个存储器单元结构包括：中心部分，其与数字线接触，从所述基底材料延伸并且包括相对弓形表面；末端部分，其与所述中心部分的侧面上的存储节点接触件接触；以及额外末端部分，其与所述中心部分的相对侧面上的额外存储节点接触件接触。
141.因此，根据本公开的额外实施例，一种微电子装置包括存储器单元结构，所述存储
器单元结构各自包括从基底材料延伸的半导电柱结构。所述存储器单元结构的至少一个存储器单元结构包括：第一末端部分和第二末端部分，所述第一末端部分和所述第二末端部分中的每一个单独地包括至少一个弓形表面；中心部分，其在所述第一末端部分与所述第二末端部分之间，所述中心部分包括在所述第一末端部分与所述第二末端部分之间延伸的基本上平行的表面，所述基本上平行的表面的至少一个表面连接到所述第一末端部分的所述至少一个弓形表面；存储节点接触件，其与所述第一末端部分接触；以及数字线接触件，其与所述中心部分接触。
142.因此，根据本公开的额外实施例，一种形成微电子装置的方法包括：通过极紫外光刻形成包括至少一些非线性表面的材料的线；在所述材料的所述线上形成间隔件；移除所述材料的所述线；在所述间隔件上方形成掩模；通过所述掩模移除所述间隔件的一部分以形成隔离结构，每个隔离结构包括第一末端部分与第二末端部分之间的中心部分；以及将所述隔离结构的图案转印到半导电材料。
143.因此，根据本公开的另外的实施例，一种形成微电子装置的方法包括：通过极紫外光刻在硬掩模材料中形成第一结构的图案；在所述第一结构上形成第一间隔件；在所述硬掩模材料中形成第二结构的图案；在所述第二结构上形成第二间隔件；在所述第一间隔件与所述第二间隔件之间的区中形成材料以形成第三结构的图案；移除所述第一间隔件和所述第二间隔件；以及移除通过所述第一结构、所述第二结构和所述第三结构暴露的所述硬掩模材料下面的半导电材料的部分以在所述半导电材料中形成所述第一结构、所述第二结构和所述第三结构的图案。
144.因此，根据本公开的又一额外实施例，一种形成微电子装置的方法，所述方法包括：在硬掩模材料中形成第一结构的图案；形成从所述硬掩模材料中的所述第一结构偏移的第二结构的图案；以及在所述硬掩模材料中形成从所述第一结构和所述第二结构横向偏移的第三结构的图案，所述第三结构呈现与所述第一结构和所述第二结构基本上相同的大小和形状。
145.包含根据本文所描述的实施例形成的微电子装置(例如，微电子装置100、200、300、400、500中的一或多个)的微电子装置可用于本公开的电子系统的实施例中。例如，图6为根据本公开的实施例的电子系统603的框图。电子系统603可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝式电话、数码相机、个人数字助理(pda)、便携式媒体(例如，音乐)播放器、例如或平板计算机之类的具有wi-fi或蜂窝功能的平板计算机、电子书、导航装置等。电子系统603包含至少一个存储器装置605。存储器装置605可包含例如本文先前描述的微电子装置的实施例(例如，先前参考图1a到图5描述的微电子装置100、200、300、400、500中的一或多个)。
146.电子系统603可进一步包含至少一个电子信号处理器装置607(通常称为“微处理器”)。电子信号处理器装置607可任选地包含本文先前描述的微电子装置的实施例(例如，先前参考图1a到图5描述的微电子装置100、200、300、400、500中的一或多个)。电子系统603可进一步包含用于由用户将信息输入到电子系统603中的一或多个输入装置609，例如鼠标或其它指向装置、键盘、触控板、按钮和/或控制面板。电子系统603可进一步包含用于将信息输出(例如视觉或音频输出)到用户的一或多个输出装置611，例如监测器、显示器、打印机、音频输出插口、扬声器等。在一些实施例中，输入装置609和输出装置611可包括既可用
以将信息输入到电子系统603又可将视觉信息输出给用户的单个触摸屏装置。输入装置609和输出装置611可与存储器装置605和电子信号处理器装置607中的一或多个电连通。
147.参考图7，描绘了基于处理器的系统700。基于处理器的系统700可包含根据本公开的实施例制造的各种微电子装置和微电子装置结构(例如，微电子装置100、200、300、400、500)。基于处理器的系统700可为例如计算机、寻呼机、蜂窝式电话、个人助理、控制电路或其它电子装置等多种类型中的任一个。基于处理器的系统700可包含一或多个处理器702(例如，微处理器)以控制基于处理器的系统700中的系统功能和请求的处理。处理器702和基于处理器的系统700的其它子组件可包含根据本公开的实施例制造的微电子装置和微电子装置结构(例如，微电子装置100、200、300、400、500)。
148.基于处理器的系统700可包含与处理器702可操作通信的电源704。例如，如果基于处理器的系统700是便携式系统，那么电源704可包含燃料电池、电力净化装置、永久性电池、可替换电池和可充电电池中的一或多个。例如，电源704还可包含ac适配器；因此，基于处理器的系统700可插入到壁式插座中。例如，电源704还可包含dc适配器，使得基于处理器的系统700可插入到车辆点烟器或车辆电源端口中。
149.各种其它装置可取决于基于处理器的系统700所执行的功能而耦合到处理器702。例如，用户接口706可耦合到处理器702。用户接口706可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、和数字转换器和触控笔、触摸屏、语音辨识系统、麦克风或其组合。显示器708还可耦合到处理器702。显示器708可包含lcd显示器、sed显示器、crt显示器、dlp显示器、等离子显示器、oled显示器、led显示器、三维投影、音频显示器，或其组合。此外，rf子系统/基带处理器710还可耦合到处理器702。rf子系统/基带处理器710可包含耦合到rf接收器且耦合到rf传输器(未示出)的天线。通信端口712或多于一个通信端口712也可耦合到处理器702。通信端口712可适于耦合到一或多个外围装置714，例如调制解调器、印刷机、计算机、扫描仪或相机，或耦合到网络，例如局域网、远程局域网、内联网或互联网等。
150.处理器702可通过实施存储在存储器中的软件程序来控制基于处理器的系统700。例如，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器702以存储和促进各种程序的执行。例如，处理器702可耦合到系统存储器716，所述系统存储器可包含自旋力矩转印磁性随机存取存储器(stt-mram)、磁性随机存取存储器(mram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、赛道存储器(racetrack memory)中的一或多种，以及其它已知的存储器类型。系统存储器716可包含易失性存储器、非易失性存储器或其组合。系统存储器716通常较大，使得其可动态地存储加载的应用和数据。在一些实施例中，系统存储器716可包含半导体装置，例如上文所描述的微电子装置(例如，微电子装置100、200、300、400、500)。
151.处理器702还可耦合到非易失性存储器718，这并非表明系统存储器716必定为易失性的。非易失性存储器718可包含stt-mram，mram，例如eprom、电阻只读存储器(rrom)等只读存储器(rom)以及将与系统存储器716结合使用的快闪存储器中的一或多个。非易失性存储器718的大小通常选择为仅足够存储任何必要的操作系统、应用程序和固定数据。此外，例如，非易失性存储器718可包含如磁盘驱动存储器的大容量存储器，例如包含电阻式存储器的混合驱动器或其它类型的非易失性固态存储器。非易失性存储器718可包含微电子装置，例如上文所描述的微电子装置(例如，微电子装置100、200、300、400、500)。
152.因此，根据本公开的实施例，电子系统包括输入装置、输出装置、可操作地耦合到输入装置和输出装置的处理器装置，以及可操作地耦合到处理器装置并且包括至少一个微电子装置的存储器装置。所述至少一个微电子装置包括彼此间隔开的存储器单元结构。所述存储器单元结构的至少一个存储器单元结构包括：中心部分，其在两个末端部分之间，所述两个末端部分各自相对于所述中心部分按一定角度定向；以及数字线，其与所述中心部分电连通，所述数字线的表面相对于所述中心部分的表面按一定角度定向。
153.下文阐述本公开的额外非限制性实例实施例。
154.实施例1：一种微电子装置，其包括：存储器单元结构，其从基底材料延伸，所述存储器单元结构中的至少一个存储器单元结构包括：中心部分，其与数字线接触件接触，从所述基底材料延伸并且包括相对弓形表面；末端部分，其与所述中心部分的侧面上的存储节点接触件接触；以及另一末端部分，与所述中心部分的相对侧上的额外存储节点接触件接触。
155.实施例2：根据实施例1所述的微电子装置，其中所述至少一个存储器单元结构的所述末端部分的纵向轴线相对于所述中心部分的所述纵向轴线按一定角度定向。
156.实施例3：根据实施例1或实施例2所述的微电子装置，其中所述至少一个存储器单元结构的所述中心部分呈现接近所述数字线接触件的最小宽度。
157.实施例4：根据实施例1到实施例3中的任一实施例所述的微电子装置，其中所述至少一个存储器单元结构的所述末端部分包括至少一个弓形表面和至少一个基本线性表面。
158.实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中所述至少一个存储器单元结构的所述末端部分的远侧末端呈现弓形表面。
159.实施例6：根据实施例1到5中任一实施例所述的微电子装置，其中所述至少一个存储器单元结构的所述末端部分包括相对弓形表面。
160.实施例7：根据实施例1到6中任一实施例所述的微电子装置，其中所述至少一个存储器单元结构位于至少两个其它存储器单元结构之间。
161.实施例8：根据实施例7所述的微电子装置，其中所述至少一个存储器单元结构与所述至少两个其它存储器单元结构中的第一者之间的距离不同于所述至少一个存储器单元结构与所述至少两个其它存储器单元结构中的第二者之间的距离。
162.实施例9：根据实施例1到8中任一实施例所述的微电子装置，其进一步包括所述至少一个存储器单元结构的所述中心部分与所述末端部分之间的字线。
163.实施例10：根据实施例9所述的微电子装置，其进一步包括所述至少一个存储器单元结构的所述中心部分与另一末端部分之间的额外字线。
164.实施例11：一种微电子装置，其包括：存储器单元结构，其各自包括从基底材料延伸的半导电柱结构，所述存储器单元结构的至少一个存储器单元结构包括：第一末端部分和第二末端部分，所述第一末端部分和所述第二末端部分中的每一个单独地包括至少一个弓形表面；中心部分，其在所述第一末端部分与所述第二末端部分之间，所述中心部分包括在所述第一末端部分与所述第二末端部分之间延伸的基本上平行的表面，所述基本上平行的表面的至少一个表面连接到所述第一末端部分的所述至少一个弓形表面；存储节点接触件，其与所述第一末端部分接触；以及数字线接触件，其与所述中心部分接触。
165.实施例12：根据实施例11所述的微电子装置，其中所述第一末端部分基本上不含
线性表面。
166.实施例13：根据实施例11或实施例12所述的微电子装置，其中所述存储器单元结构中的每一个呈现基本上相同的大小和形状。
167.实施例14：根据实施例11或实施例12所述的微电子装置，其中所述存储器单元结构中的至少一些呈现与所述存储器单元结构的其它存储器单元结构不同的大小和形状。
168.实施例15：根据实施例11到14中任一实施例所述的微电子装置，其中所述至少一个存储器单元结构的所述第一末端部分的纵向轴线基本上与所述至少一个存储器单元结构的所述第二末端部分的纵向轴线平行。
169.实施例16：根据实施例15所述的微电子装置，其中所述至少一个存储器单元结构的所述中心部分的纵向轴线相对于所述至少一个存储器单元结构的所述第一末端部分的所述纵向轴线按从约三十(30)度至约六十(60)度的范围内的角度定向。
170.实施例17：根据实施例11到16中任一实施例所述的微电子装置，其中所述至少一个存储器单元结构的所述第一末端部分包括终端部分，所述终端部分包括弓形表面。
171.实施例18：根据实施例11到17中任一实施例所述的微电子装置，其中所述至少一个存储器单元结构的所述第一末端部分与邻近所述至少一个存储器单元结构的额外存储器单元结构的第一末端部分基本上对齐。
172.实施例19：根据实施例11到18中任一实施例所述的微电子装置，其进一步包括：数字线，其与所述数字线接触件电连通；以及字线，其在所述至少一个存储器单元结构的所述第一末端部分与所述中心部分之间，所述字线垂直于所述数字线延伸。
173.实施例20：一种形成微电子装置的方法，所述方法包括：通过极紫外光刻形成包括至少一些非线性表面的材料的线；在所述材料的所述线上形成间隔件；移除所述材料的所述线；在所述间隔件上方形成掩模；通过所述掩模移除所述间隔件的一部分以形成隔离结构，每个隔离结构包括第一末端部分与第二末端部分之间的中心部分；以及将所述隔离结构的图案转印到半导电材料。
174.实施例21：根据实施例20所述的方法，其中形成包括至少一些非线性表面的材料的线包括形成呈现正弦形状的线。
175.实施例22：根据实施例20所述的方法，其中形成包括至少一些非线性表面的材料的线包括形成包括第一部分和第二部分的线，每个线包括所述第一部分，所述第一部分包括弓形表面并且尺寸大于所述线的邻近第一部分之间的第二部分。
176.实施例23：根据实施例20到22中任一实施例所述的方法，其中在所述间隔件上方形成掩模包括形成所述掩模以包含相对于所述间隔件按一定角度延伸的沟槽。
177.实施例24：根据实施例23所述的方法，其进一步包括通过所述掩模中的所述沟槽移除所述间隔件的部分。
178.实施例25：根据实施例20到24中任一实施例所述的方法，其中在所述间隔件上方形成掩模包括形成所述掩模以包含圆形开口。
179.实施例26：根据实施例25所述的方法，其进一步包括通过所述掩模中的所述圆形开口移除所述间隔件的部分。
180.实施例27：根据实施例20到26中任一实施例所述的方法，其中通过所述掩模移除所述间隔件的一部分以形成隔离结构包括所述隔离结构以形成包括中心部分，所述中心部
分包括相对弓形表面。
181.实施例28：根据实施例20到27中任一实施例所述的方法，其中通过所述掩模移除所述间隔件的一部分以形成隔离结构包括形成所述隔离结构以包括第一末端部分与第二末端部分之间的中心部分，所述第一末端部分和所述第二末端部分中的每一个单独地包括终端部分，所述终端部分包括弓形表面。
182.实施例29：一种形成微电子装置的方法，所述方法包括：通过极紫外光刻在硬掩模材料中形成第一结构的图案；在所述第一结构上形成第一间隔件；在所述硬掩模材料中形成第二结构的图案；在所述第二结构上形成第二间隔件；在所述第一间隔件与所述第二间隔件之间的区中形成材料以形成第三结构的图案；移除所述第一间隔件和所述第二间隔件；以及移除通过所述第一结构、所述第二结构和所述第三结构暴露的所述硬掩模材料下面的半导电材料的部分以在所述半导电材料中形成所述第一结构、所述第二结构和所述第三结构的图案。
183.实施例30：根据实施例29所述的方法，其中形成第二结构的图案包括形成具有与所述第一结构基本上相同的大小和形状的第二结构。
184.实施例31：根据实施例29或实施例30所述的方法，其中形成第三结构的图案包括形成所述第三结构以呈现与所述第一结构和所述第二结构不同的大小和形状。
185.实施例32：一种形成微电子装置的方法，所述方法包括：在硬掩模材料中形成第一结构的图案；形成从所述硬掩模材料中的所述第一结构偏移的第二结构的图案；以及在所述硬掩模材料中形成从所述第一结构和所述第二结构横向偏移的第三结构的图案，所述第三结构呈现与所述第一结构和所述第二结构基本上相同的大小和形状。
186.实施例33：根据实施例32所述的方法，其中形成第一结构的图案包括通过极紫外光刻形成所述第一结构。
187.实施例34：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，其可操作地耦合到所述处理器装置并且包括至少一个微电子装置，所述至少一个微电子装置包括：存储器单元结构，其彼此间隔开，所述存储器单元结构的至少一个存储器单元结构包括：中心部分，其在两个末端部分之间，每个末端部分相对于所述中心部分按一定角度定向；以及数字线，其与所述中心部分电连通，所述数字线的表面相对于所述中心部分的表面按一定角度定向。
188.虽然已结合图式描述了某些说明性实施例，但所属领域的一般技术人员将认识到且理解，本公开所包含的实施例不限于在本文中明确地示出且描述的那些实施例。确切地说，可在不脱离本公开所包涵的实施例(如本文中要求所主张的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除和修改。另外，一个公开的实施例的特征可与另一公开实施例的特征组合，而仍然包涵在本公开的范围内。