具有成核抑制的特征填充的制作方法

具有成核抑制的特征填充
通过引用并入
1.pct申请表作为本技术的一部分与本说明书同时提交。如在同时提交的pct申请表中所标识的本技术要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。


背景技术：

2.特征中的金属的沉积是许多半导体制造处理的不可缺的部分。这些沉积的金属膜可用于水平互连、相邻金属层之间的通孔、以及金属层与设备之间的接触。在沉积的示例中，可以使用六氟化钨(wf6)通过化学气相沉积(cvd)工艺将钨(w)层沉积在氮化钛(tin)阻挡层上以形成tin/w双层。然而，随着设备收缩及产业中采用更复杂的图案化方案，薄金属膜的沉积成为一项挑战。特征尺寸及膜厚度上持续的减小对包括用无空隙膜填充特征的金属膜堆叠件带来了各种挑战。在复杂的高深宽比结构(诸如3d nand结构)中进行沉积特别具挑战性。
3.这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。


技术实现要素：

4.本文提供了用金属填充特征的方法，其包括抑制金属成核。还提供了增强抑制的方法和减少或消除金属成核抑制的方法。
5.本公开的一个方面涉及一种方法，该方法包括将特征中的金属表面暴露于包含氮物质的等离子体以抑制金属表面上的金属成核；并且在将金属表面暴露于包含氮物质的等离子体之后，将特征暴露于包含氧物质且不含氮物质的等离子体以进一步抑制金属表面上的金属成核。该进一步抑制在金属沉积之前在包括抑制表面的特征中进行。在一些实施方案中，该方法进一步包括在将金属表面暴露于包括氧物质的等离子体之后，在特征中沉积金属。在一些实施方案中，金属表面是钨(w)、钼(mo)、钌(ru)或钴(co)表面中的一种。在一些实施方案中，氮物质是氮自由基。在一些实施方案中，氧物质是氧自由基。在一些实施方案中，将金属表面暴露于包含氮物质的等离子体形成金属氮化物。在一些实施方案中，将特征暴露于包含氧物质的等离子体形成金属氧氮化物。
6.本公开的另一方面涉及方法，该方法包括在抑制表面上的金属成核的处理工艺之后，将处理后的表面暴露于包括氧物质和氮物质的等离子体以解除对表面上的金属成核的抑制。解除抑制可以在包括抑制表面的特征中的任何金属沉积之前进行。在一些实施方案中，该方法还包括，在表面上沉积之前和解除对表面的抑制之后，将表面暴露于氮物质以抑制表面上的金属成核。在一些实施方案中，钨(w)、钼(mo)、钌(ru)或钴(co)成核中的一种被抑制。
7.下面参考附图进一步讨论本公开的这些和其他方面。
附图说明
8.图1a和1b是根据各种实施方案的包括导电金属层的材料堆叠件的示意性示例。
9.图2a-2k是根据所公开的实施方案可以在其中沉积金属填充层的各种结构的示意性示例。
10.图3a是说明根据各种实施方案的用金属填充结构中的操作的工艺流程图。
11.图3b示出了根据图3a中的工艺的实施方案在各个阶段的特征的横截面示意图。
12.图4示出了说明在增加成核延迟的方法中的操作的工艺流程图的示例。
13.图5示出了说明用金属填充特征的方法中的操作的工艺流程图的示例。
14.图6示出了说明在通过重置来抑制表面的方法中的某些操作的工艺流程图的示例。
15.图7示出了根据某些实施方案的处理系统的示意图。
16.图8示出了根据某些实施方案的处理站的示意图。
具体实施方式
17.在以下的描述中，阐述了许多具体细节以提供对所呈现的实施方案的充分理解。所公开的实施方案可以在没有这些具体细节中的一些或全部的情况下实施。在其他实例中，未详细描述公知的处理操作，以避免不必要地使所公开的实施方案难以理解。虽然将结合具体实施方案描述所公开的实施方案，但应当理解的是其并不旨在限制所公开的实施方案。
18.本文提供的是用例如钨(w)、钼(mo)、钴(co)和钌(ru)之类的金属填充特征的方法，其可用于逻辑和存储器应用。图1a和1b是根据各种实施方案的包含导电金属层的材料堆叠件的示意性示例。图1a和1b示出了特定堆叠件中的材料的顺序，并且可以与任何适当的架构和应用一起使用，如下面关于图2a-2k进一步描述的。在图1a的示例中，衬底102在其上沉积有导电金属层108。衬底102可以是硅或其他半导体晶片，例如200mm晶片、300mm晶片或450mm晶片，其包括具有沉积在其上的一或多个材料(例如介电材料、导电材料或半导体材料)层的晶片。所述方法还可以应用于在诸如玻璃、塑料等的其他衬底上形成金属化堆叠结构。
19.在图1a中，介电层104在衬底102上。介电层104可以直接沉积在衬底102的半导体(例如，si)表面上，或者可以存在任何数量的中间层。介电层的示例包括经掺杂和未经掺杂的氧化硅、氮化硅和氧化铝层，具体示例包括经掺杂或未经掺杂的sio2层和al2o3层。另外，在图1a中，扩散阻挡层106设置在导电金属层108和介电层104之间。扩散阻挡层的示例包括氮化钛(tin)、钛/氮化钛(ti/tin)、氮化钨(wn)和氮碳化钨(wcn)。扩散阻挡层的进一步的示例为多成分含钼膜，例如氮化钼(mon)。导电金属层108为该结构的主要导体。在一些实施方案中，导电金属层108可包括在不同条件下沉积的多个主体层。导电金属层108可包括或可不包括成核层，例如，导电金属层108可以包括沉积在w成核层上的w主体层。在一些实施方案中，一种金属(例如，mo)的金属层可以沉积在另一种金属(例如，w)的薄生长起始层上。
20.图1b示出了材料堆叠件的另一示例。在此示例中，堆叠件包括衬底102、介电层104，且导电金属层108直接沉积在介电层104上而无中间扩散阻挡层。导电金属层108如相对于图1a所述。
21.尽管图1a和1b示出了金属化堆叠件的示例，但所述方法和所得堆叠件并不限于此。例如，在一些实施方案中，导电金属层可在具有或不具有成核层或者起始层下直接沉积在si或其他半导体衬底上。图1a及1b说明特定堆叠件中材料顺序的示例，并可与任何适当的架构及应用一起使用，不同的应用程序和架构的示例如下文相对于图2a-2j进一步所述的。
22.本文所述的方法在衬底(可容纳在室中)上执行。衬底可为硅或其他半导体晶片，例如200mm晶片、300mm晶片或450mm晶片，其包括具有一或更多层材料(例如介电、导电或半导电材料)沉积其上的晶片。这些方法不限于半导体衬底，并且可以执行于用含金属材料填充任何特征。
23.衬底可具有例如通孔或接触孔之类的特征，其可通过狭窄和/或内凹开口、特征内收缩部、以及高深宽比中的一或更多者来表征。特征可形成于一或更多上述层中。例如，特征可至少部分地形成于介电层中。在一些实施方案中，特征可具有至少约2:1、至少约4:1、至少约6:1、至少约10:1、至少约25:1或更高的深宽比。特征的一示例为半导体衬底或衬底上的层中的孔或通孔。
24.图2a描述了包括硅衬底202中的金属掩埋字线(bwl)208的dram架构的示意性示例。所述金属bwl是在硅衬底202中蚀刻的沟槽中形成的。沟槽的衬里是保形阻挡层206和绝缘层204，绝缘层204被设置在所述保形阻挡层206和硅衬底202之间。在图2a的示例中，绝缘层204可以是栅极氧化物层，其由高k介电材料(例如氧化硅或氮化硅材料)形成。在本文所公开的一些实施方案中，保形阻挡层是tin或含钨层。在一些实施方案中，不存在层204和206中的一或两者。
25.图2a中所示的bwl结构为包含有导电金属填充层的架构的示例。在bwl的制造期间，导电金属膜被沉积至由硅衬底202中蚀刻凹部所定义的特征中，而该蚀刻凹部保形地衬有层206和204(如果存在的话)。
26.图2b-2h为根据所公开的实施方案可在其中沉积金属填充层的诸多结构的额外示意性示例。图2b示出将用金属填充的垂直特征201的横截面绘图示例。该特征可包括衬底202中的特征孔205。孔205或其他特征可具有接近开口的尺寸，如介于约10nm至500nm之间(例如介于约25nm至约300nm之间)的开口直径或线宽。特征孔205可称为未填充特征或简称特征。特征201以及任何特征可部分地通过延伸穿过特征长度的轴线218来表征，其竖直定向特征具有竖直轴，而水平定向特征则具有水平轴。
27.在一些实施方案中，特征为3d nand结构中的字线特征。例如，衬底可包括具有任意数量(例如50至150)的字线的字线结构，其具有至少深的竖直通道。另一示例为衬底或层中的沟槽。特征可具任何深度。在多种实施方案中，特征可具有底层，例如阻挡层或粘附层。底层的非限定示例包括介电层及导电层，例如，氧化硅、氮化硅、碳化硅、金属氧化物、金属氮化物、金属碳化物以及金属层。
28.图2c示出了具有内凹轮廓的特征201的示例。内凹轮廓为从特征底部、封闭端或内部朝特征开口变窄的轮廓。根据多种实施方案，轮廓可逐渐变窄和/或在特征开口处包括突部。图2c示出了后者的示例，其底层213对特征孔105的侧壁或内表面形成衬底。底层213可以是例如扩散阻挡层、粘附层、成核层、其组合、或任何其他可应用材料。底层的非限定示例可包括介电层和导电层，例如，氧化硅、氮化硅、碳化硅、金属氧化物、金属氮化物、金属碳化
物以及金属层。在特定实施方案中，底层可以是钛、氮化钛、氮化钨、铝化钛、钨和钼中的一或更多者。在一些实施方案中，底层不同于或不包含金属导电层的金属。在一些实施方案中，底层为无钨。在一些实施方案中，底层为无钼。底层213形成突部215，使得底层213在特征201开口附近比在特征201内部更厚。
29.在一些实施方案中，可填充在特征内具有一或更多个收缩部的特征。图2d示出了具有收缩部的多种填充特征的视图的示例。图2d中的每一示例(a)、(b)及(c)在特征内的中点处包括收缩部209。收缩部209的宽度可例如介于约15nm至20nm之间。收缩部会在特征中使用常规技术沉积钨或钼期间导致夹断(pinch off)，且在一部分特征被填充之前，沉积的金属会阻止进一步沉积超过收缩部，从而导致特征中出现孔隙。示例(b)在特征开口处进一步包括衬底/阻挡突部215。这种突部也可能是潜在的夹断点。示例(c)包括比示例(b)中突部215更远离场区域的收缩部212。
30.也可填充例如3-d存储器结构中的水平特征。图2e示出了包含收缩部251的水平特征250的示例。例如，水平特征250可以是3d nand(也称为竖直nand或vnand)结构中的字线。在一些实施方案中，收缩部可能是由于在3d nand或其他结构中存在柱。图2f呈现3-d nand结构210(形成于硅衬底202上)的横截面侧视图，其具有vnand堆叠件(左225和右226)、中央竖直结构230、以及在中央竖直结构230的相对侧壁240上具有开口222的多个堆叠件水平特征220。注意，图2f显示了所展示的3-d nand结构210的两个”堆叠件”，其共同形成”沟槽状”中央竖直结构230，然而，在某些实施方案中，可能有两个以上的”堆叠件”按顺序排列并在空间上相互平行，每一相邻”堆叠件”对之间的间隙形成中央竖直结构230，如同图2f中明确示出的那样。在此实施方案中，水平特征220为3-d存储器字线特征，其可从中央竖直结构230通过开口222而流体进入。虽然未在图中明确指出，但图2f中所示的3-d nand堆叠件225和226(即，左3-d nand堆叠件225和右3-d nand堆叠件226)两者中存在的水平特征220也可通过额外3-d nand堆叠件所形成的类似竖直结构(在最左侧和最右侧，但未示出)而从堆叠件的另一侧(分别为最左侧和最右侧)来进入。换言之，每一3-d nand堆叠件225、226含有字线特征堆叠件，字线特征可穿过中央竖直结构230从3-d nand堆叠件的两侧而流体进入。在图2f中示意性示出的特定示例中，每一3-d nand堆叠件包含6对堆叠的字线，但在其他实施方案中，3-d nand存储器布局可含有任意数量的竖直堆叠的字线对。
31.3-d nand堆叠件中的字线特征通常通过以下方式形成：沉积交替的氧化硅和氮化硅层的堆叠件，然后选择性地去除氮化物层，从而留下氧化物层的堆叠件，在它们之间具有间隙。这些间隙是字线特征。只要有可用的形成字线的技术，以及可用于成功地完成竖直特征的(基本上)无空隙填充的任何字线的技术，就可以在这种3-d nand结构中竖直堆叠任意数量的字线。因此，例如，vnand堆叠件可包括介于2个至256个之间的水平字线特征，或介于8至128个之间的水平字线特征，或介于16至64个之间的水平字线特征等等(所列范围理解为包括所述端点)。
32.图2g示出了在图2f的侧视图中示出的相同3-d nand结构210的截面顶视图，其中截面通过如在图2f中的水平虚线所示的水平部分260截取。图2g的截面示出了几排柱255，其在图2f中示出为从半导体衬底202的基部竖直延伸到3-d nand堆叠件210的顶部。在一些实施方案中，这些柱255由多晶硅材料制成并且对3-d nand结构210在结构上和功能上是重要的。在一些实施方案中，这样的多晶硅柱可以用作在柱内形成的堆叠存储器单元的栅电
极。图2g的顶视图示出了柱255在字线特征220的开口222中形成收缩部，即字线特征220从中央竖直结构230经由开口222的流体可进入性(如图2g中的箭头所示)被柱255抑制。在一些实施方案中，相邻的多晶硅柱之间的水平间隙的尺寸在约1至20nm之间。流体可进入性的降低增加了用导电金属膜均匀填充字线特征220的难度。在图2h、2i和2j中进一步示出了字线特征220的结构以及由于存在柱255而用导电金属材料均匀地填充它们的挑战。
33.图2h展示了类似于图2f所示的穿过3-d nand结构的竖直切口，但是这里集中于单对字线特征220，并且另外示意性地示出了导致在填充的字线特征220中的空隙275的形成的填充处理。图2i还示意性地示出了空隙275，但是在该图中通过水平切过柱255而示出，类似于图2g中展示的水平切口。图2j示出了在收缩部形成柱255周围的金属(例如,w或mo)的累积，该累积导致开口222的夹断，使得在空隙275的区域中不能沉积额外的w、mo或其他金属。根据图2h和2i，显而易见，无空隙的填充依赖于金属在柱255周围的累积沉积导致开口222被夹断并防止进一步的前体迁移到字线特征220中之前，有足够数量的沉积前体向下迁移通过竖直结构230，穿过开口222，经过收缩柱255，并进入字线特征220的最远范围。类似地，图2j显示了从上方横截面观察的单个字线特征220，并且示出了金属的一般保形沉积如何由于以下事实而开始夹断字线特征220的内部：柱255的较大宽度起到了部分阻塞和/或收缩和/或限制原本将是穿过字线特征220的开放路径的作用。(应注意，图2j中的示例可以理解为图2i中所示的柱收缩部的结构的3d特征的2d渲染，从而说明了将在平面图而不是横截面图中看到的收缩部。)
34.三维结构可能需要更长时间和/或更集中地暴露于前体，以使得能填充最内部和最底部的区域。当使用卤化钼和/或氧卤化钼前体时，三维结构可能特别具有挑战性，因为它们倾向于蚀刻，而更长且更集中的暴露使得作为结构的一部分会经受更多的蚀刻。
35.在一些实施方案中，该方法涉及在特征中沉积第一金属层。第一金属层可以是成核层、主体层或沉积在成核层上的主体层。它可以通过ald工艺沉积以保形地作为特征的衬里。可以将第一金属层暴露于抑制处理。在一些实施方案中，抑制处理优选地在特征的顶部附近应用，使得随后在特征底部的沉积不被抑制或被抑制到比靠近顶部更小的程度。这导致自下而上的填充。
36.该方法还可以用于填充多个相邻特征，例如dram bwl沟槽。dram bwl沟槽的填充工艺会使沟槽变形，使得最终的沟槽宽度和电阻rs明显不均匀。这种现象称为线弯曲。图2k显示了未填充(231)和填充(235)的窄非对称沟槽结构dram bwl，其在填充后表现出线弯曲。如图所示，在衬底上描绘了多个特征。这些特征是间隔开的，并且在一些实施方案中，相邻特征的间距介于约20nm和约60nm之间或介于约20nm和40nm之间。间距定义为一个特征的中轴与相邻特征的中轴之间的距离。如特征203所示，未填充特征通常可以是v形的，具有倾斜的侧壁，其中特征的宽度从特征的顶部变窄到特征的底部。特征从特征底部扩大到特征顶部。使用抑制的沉积序列可用于减轻线弯曲。这些包括抑制特征的全部深度。
37.以下描述了水平方向和竖直方向的特征填充的示例。应当注意，在至少大多数情况下，这些示例适用于水平方向或竖直方向的特征。此外，还应当注意，在下面的描述中，术语“横向”可以用于指代大体上正交于特征轴的方向，术语“竖直”可以指代大体上沿特征轴的方向。
38.本文描述的方法的实施方案采用包括氧物质的等离子体来调节或去除成核抑制
作用。在一些实施方案中，它们可以被实施为用于特征填充的沉积-抑制-沉积(did)序列的一部分。
39.图3a是说明根据各种实施方案用金属填充结构的操作的工艺流程图，并且图3b示出了根据图3a中的工艺的实施方案在各个阶段的特征的横截面示意图。
40.在图3b中，在300处，未填充特征302被示出在预填充阶段。特征302可以形成在半导体衬底上的一层或多层中，并且可以可选地具有内衬在特征的侧壁和/或底部的一层或多层。转向图3a，在操作301中在特征中沉积金属膜。该操作可以称为dep1。在许多实施方案中，操作301为大致保形沉积，其在结构的暴露表面形成衬里。例如，在诸如图2f所示的3d nand结构中，金属膜在字线特征220形成衬里。根据各种实施方案，使用原子层沉积(ald)工艺来沉积金属膜以实现良好的保形性。在替代实施方案中可以使用化学气相沉积(cvd)工艺。更进一步地，该工艺也可以用任何合适的金属沉积(包括物理气相沉积(pvd)或电镀工艺)来执行。在一些实施方案中，在操作301之后，特征不被关闭，而是充分开放以允许进一步的反应气体在随后的沉积中进入特征。
41.在ald工艺中，将特征暴露于反应气体的交替脉冲。在钨沉积的示例中，可以使用含钨前体，例如六氟化钨(wf6)、六氯化钨(wcl6)、五氯化钨(wcl5)、六羰基钨(w(co)6)或含钨有机金属化合物。在一些实施方案中，含钨前体的脉冲用还原剂例如氢(h2)、乙硼烷(b2h6)、硅烷(sih4)或锗烷(geh4)进行脉冲。在cvd方法中，晶片同时暴露于反应物气体。下面提供了其他膜的沉积化学品。在图3b中，在310处，显示了在用于形成填充在特征302中的材料层304的dep1之后的特征302。
42.接下来，在图3a中的操作303中，沉积的金属膜暴露于抑制等离子体。这可以是保形或非保形处理。本文中的非保形处理是指，比起在特征内部，优先在特征的一个或多个开口处或附近进行处理。对于3d nand结构，该处理可以是竖直方向上保形，使得底部字线特征处理程度与顶部字线特征大致相同，而非保形则是，字线特征的内部未受到处理或受处理的程度显著小于特征开口。保形处理是指对整个特征进行大致相同程度的处理。可以执行这样的处理以减轻例如图2k中的特征的线弯曲。
43.抑制等离子体处理特征表面以抑制处理表面处的后续金属成核。它可以涉及以下一项或多项：抑制膜的沉积、等离子体物质与dep1膜反应以形成复合膜(例如，wn或mo2n)以及抑制物质吸附。在随后的沉积操作期间，下伏膜的抑制部分相对于非抑制部分或较少抑制部分(如果有的话)存在成核延迟。在一些实施方案中，可以使用非等离子体操作来代替等离子体操作。如果是非等离子操作，它可能是纯热的或被其他一些能量(如uv)激活。在一些实施方案中，抑制操作包括暴露于金属前体，该金属前体可以与抑制气体共同流动或与抑制气体以交替脉冲方式递送。
44.等离子体可以是远程或原位等离子体。在一些实施方案中，它由氮气(n2)产生，但是可以使用其他含氮气体。在一些实施方案中，等离子体是基于自由基的等离子体，没有明显数量的离子。这种等离子体通常是远程产生的。在一些实施方案中，氮自由基可以与下伏膜反应以形成金属氮化物。对于热抑制处理，可以使用含氮和氢的化合物，例如氨(nh3)。
45.在图3b中，在320处显示了在抑制处理之后的特征302。抑制处理是具有抑制随后在处理过的表面306上沉积的效果的处理。抑制可以通过抑制深度和抑制梯度来表征。对于非保形抑制，抑制随特征深度而变化，例如，特征开口处的抑制大于特征底部处的抑制，并
且可能仅延伸到特征的一部分。在图3b所示的示例中，抑制深度约为完整特征深度的一半。此外，特征顶部的抑制处理更强，如特征内部较深的虚线所示。如上所述，在其他实施方案中，抑制可以在整个特征中是均匀的。
46.返回图3a，在操作303之后，在操作304中在特征中沉积第二金属层。第二沉积可以称为dep2并且可以通过ald或cvd工艺来执行。为了沉积到3d nand结构中，可以使用ald工艺以在整个结构中实现良好的台阶覆盖。dep2操作受前面的抑制操作的影响。例如，如果特征开口优先于特征内部被抑制，则沉积将优先发生在特征内部。在另一示例中，沿特征的侧壁沉积金属的表面上的氮可以防止金属-金属(例如，钨-钨键合)，从而减少线弯曲。
47.在图3b的示例中，因为在特征开口附近抑制沉积，所以在330所示的dep2阶段期间，材料优先沉积在特征底部，而不沉积在特征开口处或在特征开口处沉积的程度较小。这可以防止在填充特征内形成空隙和接缝。因此，在dep2期间，材料304可以以自下而上填充而不是保形dep1填充的方式填充。随着沉积的继续，抑制作用可以被去除，使得在轻度处理的表面上的沉积可能不再被抑制。这在330处示出，处理过的表面306比dep2阶段之前更小。在图3b的示例中，随着dep2的进行，最终在所有表面上都克服了抑制，并且该特征完全被材料304填充，如340所示。尽管图3b中的did工艺显示了在特征的顶部优先抑制的特征，但在一些实施方案中，可以禁止整个特征。例如，这样的工艺可用于防止线路弯曲。
48.本文描述的方法的实施方案采用包括氧物质的等离子体来调节抑制效果，并且在一些实施方案中可以作为did序列的一部分来实施。在其他实施方案中，它们可以是包括抑制操作的任何工艺序列的一部分，包括抑制-沉积、抑制-解除抑制等。在一些实施方案中，氧物质是在远程等离子体发生器中产生的氧自由基。
49.在一些实施方案中，氧气用于增加成核延迟(即，增加抑制效果)。图4显示了说明增加成核延迟的方法中的操作的工艺流程图的示例。
50.在图4的示例中，在操作401中，将金属膜(例如，w)暴露于含氮抑制处理以形成经处理的膜。在一些实施方案中，该处理形成金属氮化物(例如，wn)。氮物质可以替代或附加被吸附到金属表面上。例如，操作401可以作为图3a中的操作303的一部分来执行，或者作为任何抑制处理的一部分来执行。在许多实施方案中，操作401涉及将金属膜暴露于氮自由基。在一些实施方案中，可以使用远程等离子体发生器从氮气(n2)产生氮自由基。在替代实施方案中，操作401可以涉及热处理，例如，将金属膜暴露于氨气。操作401中的处理通常只是表面处理，使得大部分膜厚度保持金属，在表面具有金属氮化物和/或吸附的氮原子。操作401中的处理抑制成核，从而导致成核延迟。
51.接下来在操作403中，将处理后的膜暴露于含氧物质。这些可以是氧自由基，例如可以在远程等离子体发生器中由氧气(o2)气体产生。值得注意的是，在该操作过程中，衬底不会暴露在氮气中。操作403增加抑制和成核延迟。在一个示例中，成核延迟从n2远程等离子体之后的20秒增加两倍到n2等离子体之后的60秒，然后是o2远程等离子体。在一些实施方案中，暴露于氧气导致金属氧氮化物(例如，wno
x
)形成，这增加了成核延迟。
52.在替代实施方案中，氧物质可用于抑制任何金属氮化物表面上的金属成核。
53.操作403通常是等离子体处理，其使用在远程等离子体发生器中产生的氧自由基。在一些实施方案中，操作404是非等离子体工艺。例如，分子氧(o2)可以用uv光激活。在一些实施方案中，臭氧源可用于提供活性氧物质。可以使用任何合适的含氧气体在等离子体源
中产生氧物质。如上所述，通常不存在氮。此外，在一些实施方案中，可以避免使用氢气或其他还原剂。
54.操作403可用于增加抑制和成核延迟而不执行可增加抑制的其他技术，例如提高rf功率。在一些实施方案中，当依次使用氮和氧时，可以使用小于1000w(每300mm晶片或3.33w/mm)的rf功率来提供非常长的成核延迟。值得注意的是，当钨膜单独暴露于氧气时，它根本不会抑制。
55.操作403例如可以作为图3a中的操作303的一部分来执行，或者作为任何抑制处理的一部分来执行。在一些实施方案中，在操作403之后和金属沉积之前执行一个或多个进一步的处理操作。这种处理可以包括进一步的抑制(例如，暴露于n自由基)或解除抑制处理(例如，暴露于如下所述的n2/o2共流)。在其他实施方案中，在随后的金属沉积之前执行无介入处理。在操作405中在特征中沉积金属膜。该操作可以如上文关于图3a中的操作305所描述的那样执行。
56.在参考图4的上述描述中，暴露于氧气用于增加氮抑制处理后的成核延迟。在一些实施方案中，氮/氧共流可用于减少或消除成核延迟。图5显示了可用于特征填充的工艺的示例。首先，在操作501中，对金属膜进行含氮抑制处理。操作501可以如上文参考图4的操作401所描述的那样执行。然后，在操作503中，衬底可以暴露于氮和氧物质的共流，例如氮自由基和氧自由基的共流。这具有减少抑制的作用。可以执行操作503以调节抑制(例如，将处理过的表面上的成核延迟从20秒减少到10秒)或完全去除抑制。如下文进一步描述的，后一种实现方案可用于“重置”衬底表面，例如，在不可预见的生产延迟之后进行。50:50(原子)的o:n的比率可以与其他比率一起使用，例如10:90
–
90:10或25:75
–
75:25也是可能的。可以调整该比率以改变重置的程度。
57.在一些实施方案中，可以在不首先执行操作501的情况下执行操作503。也就是说，金属表面可以暴露于氧和氮物质共流，而之前将该表面暴露于没有氧的氮处理。氧气的量可用于调节抑制。在一些这样的实施方案中，流动可以主要是氮自由基，使得o:n的比率小于1:2，或小于1:3，或小于1:4。
58.还提供了重置抑制表面的方法。一旦成核受到抑制，一种去除抑制的方法是将其暴露于金属前体和还原剂(例如，wf6和h2)。然而，这种去除抑制的方法会导致金属在表面上生长。在制造设施中存在各种情况，其中在没有金属沉积可能性的情况下解除抑制能力是有用的。
59.在一些实施方案中，例如，如果在抑制和沉积之间出现不可预见的滞后，则可以进行解除抑制处理。这种滞后本身会降低抑制效果和成核延迟，并导致晶片间处理不均匀。晶片可以重置，然后重新抑制，以实现与从未有过滞后相同的成核延迟。
60.图6示出了说明在通过重置来抑制表面的方法中的某些操作的工艺流程图。在图6中，成核在表面上受到抑制(601)。例如，可以如参照图3a的操作303、参照图4的操作401和403、或图5中的操作501和/或503所描述的那样执行该操作。然后，在操作603中，通过解除抑制处理来重置表面。例如，将受抑制的表面暴露于50:50的氧自由基:氮自由基共流足够长的时间，可以消除抑制。例如，如果晶片路径中的沉积模块或其他模块具有未计划的停机时间，则可以执行操作603。一旦该工艺准备好重新开始，则在如上所述的操作605中在表面上抑制成核。在一些实施方案中，图6中的方法是在接收到诸如计划外停机时间之类的延迟
的指示之后执行的。
61.钨膜经受各种处理，在每次处理后测量成核延迟。钨膜经受各种处理，在每次处理后测量成核延迟。
62.上述结果显示了氧等离子体处理的几种效果。首先，将处理(1)与处理(2)进行比较，可以看出在n2之后使用o2可以显著增加成核延迟。处理(4)表明，即使在显著抑制(100秒延迟)之后，n2/o2共流等离子体也可以完全解除抑制或重置表面。最后，处理(5)表明o2本身不会抑制钨的生长。较长的n2处理(3)会增加成核延迟，但会延长工艺，降低产量并增加等离子体暴露。后者可能导致前端晶体管损坏或后端低k损坏。
63.成核延迟在抑制后直接测量，并与抑制和沉积之间有30分钟滞后的成核延迟进行比较。成核延迟从20秒减少到不到10秒。这表明，在沉积出乎意料地延迟的情况下，如上所述重置表面可能是有利的。
64.如上所述，在许多实施方案中，氮和/或氧抑制物质主要或基本上都是自由基物质。在一些实施方案中可以使用其他类型的物质(分子和/或离子)。
65.同样如上所述，等离子体发生器可以通过喷头或其他入口远离具有自由基物质入口的处理室。在替代实施方案中可以使用原位等离子体发生器。
66.除了基于等离子体的氮化和氧化之外，上述氮化和/或氧化可以通过其他类型的活化(例如，uv或热)和/或其他含氮或含氧化学过程来实现。在一些实施方案中，例如，诸如no2或n2o之类的含氮和含氧化合物可以在一些实施方案中用于解除抑制。应该注意的是，虽然暴露于空气可以在一定程度上降低抑制效果，但是如上所述的完全解除对表面的抑制可以使用如上所述的等离子体共流来实现。含金属前体
67.虽然在以上描述中使用wf6作为含钨前体的示例，但应理解，其他含钨前体可适用于执行所公开的实施方案。例如，可以使用含金属有机钨的前体。也可以使用有机金属前体和不含氟的前体，例如mdnow(甲基环戊二烯基-二羰基亚硝基-钨)和ednow(乙基环戊二烯基-二羰基亚硝基-钨)。可以使用含氯钨前体(wcl
x
)，例如五氯化钨(wcl5)和六氯化钨(wcl6)。
68.为了沉积钼(mo)，可以使用含钼前体，其包括六氟化钼(mof6)、五氯化钼(mocl5)、
二氯化钼(moo2cl2)、四氯化钼氧化物(moocl4)和六羰基钼(mo(co)6)。
69.为了沉积钌(ru)，可以使用ru-前体。可用于氧化反应的钌前体的示例包括(乙基苄基)(1-乙基-1,4-环己二烯基)ru(0)、(1-异丙基-4-甲基苄基)(1,3-环己二烯基)ru(0))、2,3-二甲基-1,3-丁二烯基)ru(0)三羰基、(1,3-环己二烯基)ru(0)三羰基和(环戊二烯基)(乙基)ru(ii)二羰基。与非氧化反应物反应的钌前体的示例是双(5-甲基-2,4-己二酮)ru(ii)二羰基(bis(5-methyl-2,4-hexanediketonato)ru(ii)dicarbonyl)和双(乙基环戊二烯基)ru(ii)。
70.为了沉积钴(co)，可以使用含钴前体，其包括二羰基环戊二烯基钴(i)、羰基钴、各种脒基钴前体、二氮杂二烯基钴络合物、脒酸钴/胍基前体及其组合。
71.含金属前体可以与如上所述的还原剂反应。在一些实施方案中，h2用作主体层沉积的还原剂以沉积高纯度膜。成核层沉积
72.在一些实现方案中，本文所述的方法涉及在沉积主体层之前沉积成核层。成核层通常是有助于随后在其上沉积主体材料的薄保形层。例如，可以在特征的任何填充之前和/或在晶片表面上的特征(例如，通孔互连件)填充期间的后续点处沉积成核层。例如，在一些实现方案中，可以在特征中的钨蚀刻之后以及在初始钨沉积之前沉积成核层。
73.在某些实现方案中，使用脉冲化成核层(pnl)技术来沉积成核层。在沉积钨成核层的pnl技术中，将还原剂脉冲、任选的清扫气体和含钨前体的脉冲顺序注入反应室并且从反应室清扫掉。该工艺以循环方式重复，直到达到所需的厚度。pnl广泛地体现了顺序添加反应物以在半导体衬底上反应的任何循环工艺，其包括原子层沉积(ald)技术。成核层厚度可以取决于成核层沉积方法以及所需的主体沉积质量。通常，成核层厚度足以支持高质量、均匀的主体沉积。示例范围为
74.本文所述的方法不限于成核层沉积的特定方法，而是包括在通过包括pnl、ald、cvd和物理气相沉积(pvd)的任何方法形成的成核层上沉积主体膜。此外，在某些实现方案中，主体钨可以直接沉积在特征中而不使用成核层。例如，在一些实现方案中，特征表面和/或已经沉积的底层支持主体沉积。在一些实现方案中，可以执行不使用成核层的主体沉积工艺。
75.在各种实现方案中，成核层沉积可以涉及暴露于如上所述的金属前体和还原剂。还原剂的示例可以包括含硼还原剂(其包括乙硼烷(b2h6)和其他硼烷)、含硅还原剂(其包括硅烷(sih4)和其他硅烷)、肼和锗烷。在一些实现方案中，含金属的脉冲可以与一种或多种还原剂的脉冲交替，例如s/w/s/w/b/w等，w代表含钨前体，s代表硅-含前体，并且b代表含硼前体。在一些实现方案中，可以不使用单独的还原剂，例如，含钨前体可以经历热分解或等离子体辅助分解。主体沉积
76.如上所述，可以在整个晶片上执行主体沉积。在一些实现方案中，主体沉积可以通过cvd工艺发生，其中还原剂和含金属前体流入沉积室以在特征中沉积主体填充层。惰性载气可以用于输送一种或多种反应物流，其可以或可以不预先混合。与pnl或ald工艺不同，该操作通常包括使反应物连续流动，直到沉积所需的量。在某些实现方案中，cvd操作可以在多个阶段中发生，其中反应物的多个连续和同时流动的时间段被一种或多种反应物流动转
向的时间段分开。还可以使用ald工艺进行主体沉积，其中含金属的前体与诸如h2之类的还原剂交替。
77.应当理解，本文所述的金属膜可以包括一定量的其他化合物、掺杂剂和/或杂质，例如氮、碳、氧、硼、磷、硫、硅、锗等，具体取决于所使用的特定前体和工艺。膜中的金属含量可以为20％到100％(原子)金属。在许多实现方案中，膜是富含金属的，具有至少50％(原子)金属，或者甚至至少约60％、75％、90％或99％(原子)金属。在一些实现方案中，膜可以是金属或元素金属(例如，w、mo、co或ru)和其他含金属化合物(例如碳化钨(wc)、氮化钨(wn)、氮化钼(mon)等)的混合物。这些材料的cvd和ald沉积可以包括使用如上所述的任何合适的前体。抑制金属成核
78.等离子体抑制工艺涉及暴露于由含氮化合物(例如n2)产生的等离子体。在一些实施方案中，等离子体功率、室压力和/或工艺气体可以是脉冲式的。
79.热抑制工艺通常涉及将特征暴露于诸如氨(nh3)或肼(n2h4)之类的含氮化合物以非保形地抑制特征开口附近的特征。在一些实施方案中，热抑制工艺在250℃至450℃的温度范围内进行。在这些温度下，先前形成的钨或其他层暴露于nh3会产生抑制作用。其他潜在的抑制化学物质(如氮(n2)或氢(h2))可用于在较高温度(例如900℃)下进行热抑制。然而，对于许多应用来说，这些高温超出了热预算。除氨外，其他含氢氮化剂(例如肼)也可以在适合后端制程(beol)应用的较低温度下使用。在热抑制期间，金属前体可以与抑制气体一起流动或以与气体以交替脉冲形式流动。
80.表面的氮化可以使其钝化。与在常规主体钨膜上相比，随后在氮化表面上沉积钨或其他金属(例如钼或钴)显著延迟。除nf3外，还可以使用cf4或c2f8等碳氟化合物。然而，在某些实现方案中，抑制物质不含氟以防止在抑制期间的蚀刻。
81.除了上述表面之外，可以在诸如tin和/或wn表面之类的衬里/阻挡层表面上抑制成核。可以使用钝化这些表面的任何化学物质。抑制化学物质也可用于调整抑制曲线，其中使用不同比例的活性抑制物质。例如，对于w表面的抑制，氮可能比氢具有更强的抑制作用；对形成气体中n2和h2气体的比例的调整可用于调整轮廓。
82.在某些实现方案中，衬底可以在抑制之前被加热或冷却。可选择衬底的预定温度以诱导特征表面和抑制物质之间的化学反应和/或促进抑制物质的吸附，以及控制反应或吸附的速率。例如，可以选择温度以具有高反应速率，从而在气体源附近发生更多抑制。
83.在抑制之后，抑制作用可以如上所述进行调节。在相同或其他实施方案中，还可以通过以下方式对其进行调制：将其浸泡在还原剂或金属前体中、将其暴露于含氢(h-)等离子体、进行热退火、将其暴露于空气中，这可以降低抑制作用。
84.一种或多种调节抑制作用的处理也可以在抑制处理之前进行。例如，可以使用还原剂浸泡来增加抑制作用。装置
85.任何合适的室均可用于实施所公开的实施方式。示例性沉积装置包括多种系统，例如和max，其可从加州弗里蒙特的lam research corp.获得，或多种其他市售的处理系统中的任何一种。
86.在一些实施方案中，第一沉积可以在第一站处执行，该第一站是位于单个沉积室
内的两个、五个或甚至更多个沉积站中的一个。因此，例如，氢(h2)和六氯化钨(wf6)可以使用在半导体衬底的表面产生局部气氛的单独的气体供给系统以交替的脉冲引入到在第一站处的该衬底表面。另一站可用于抑制处理，而第三和/或第四站用于后续ald主体填充。在一些实施方案中，可以在单独的模块中执行抑制。
87.图7是根据实施方案的适于进行沉积处理的处理系统的示意图。系统700包括转移模块703。转移模块703提供清洁、加压的环境以最小化被处理的衬底在各种反应器模块之间移动时其被污染的风险。根据多种实施方案，能够执行ald、cvd以及诸如抑制处理和解除抑制处理之类的处理的多站式反应器709安装在传输模块703上。多站式反应器709可以包括多个站711、713、715和717，其可以根据所公开的实施方案顺序地执行操作。例如，多站反应器709可配置成使得站711使用金属前体和含硼或硅的还原剂进行w、mo、co或ru成核层沉积，站713进行ald w，使用h2作为还原剂执行保形层的mo、co或ru主体沉积，站715执行抑制处理操作，站717可以执行另一ald主体沉积以填充特征。站可以包括加热的基座或衬底支撑件、一个或多个气体入口或喷头或分散板。
88.在一些实施方案中，多站模块可用于沉积(和其他工艺，例如蚀刻)，其中在诸如模块707之类的单独模块中执行抑制。
89.图8中描绘了站的一个示例，其示出了配置用于半导体处理的站。该站连接到远程等离子体发生器850并且具有喷头821和衬底支撑件804。在衬底支撑件的顶部是承载环831。
90.回到图7，也可以安装在所述传送模块703上的是一个或更多个单或多站式模块707，其能进行等离子体或化学(非等离子体)预清洗、等离子体和非等离子体抑制操作、其他沉积操作或者蚀刻操作。该模块也可用于多种处理，以例如制备用于沉积处理的衬底。所述系统700还包括一个或更多个晶片源模块701，在处理之前和之后晶片被存储在晶片源模块701。大气转移室719中的大气机械手(未示出)可以首先将晶片从源模块701移动到装载锁721。传送模块703中的晶片转移装置(通常为机械手臂单元)将晶片从装载锁721移动到安装在传送模块703上的模块上以及将晶片在这些模块之间移动。
91.在多种实施方案中，采用系统控制器729控制沉积过程中的工艺条件。所述控制器729将通常包括一个或更多个存储器器件和一个或更多个处理器。所述处理器可包括cpu或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
92.所述控制器729可控制所有沉积装置的活动。所述系统控制器729运行系统控制软件，所述系统控制软件包括用于控制定时、气体混合、室压力、室温度、晶片温度、射频(rf)功率电平、晶片卡盘或基座位置和特定处理的其他参数的指令集。在一些实施方案中，可以使用存储在与控制器729相关的存储器器件上的其他计算机程序。
93.通常，将有与控制器729相关联的用户界面。用户界面可包括显示屏，所述装置和/或处理条件的图形软件显示器和用户输入装置，例如定点装置、键盘、触摸屏、麦克风等。
94.系统控制逻辑可以任何合适的方式进行配置。一般情况下，所述逻辑可被设计或配置在硬件和/或软件中。用于控制驱动电路的指令可被硬编码或作为软件提供。所述指令可通过“编程”提供。这样的编程被理解为包括任何形式的逻辑，该逻辑包括数字信号处理器、专用集成电路以及具有作为硬件实施的具体算法的其他装置中的硬编码逻辑。编程也被理解为包括可在通用处理器上执行的软件或固件指令。系统控制软件可以以任何合适的
计算机可读编程语言编码。
95.用于控制处理序列中的含锗还原剂脉冲、氢气流、和含钨前体脉冲以及其他处理的计算机程序代码可以任何常规的计算机可读编程语言：例如，汇编语言、c、c 、pascal、fortran或其它写入。由处理器执行编译后的目标代码或脚本以进行程序中识别的任务。还如所指示的，程序代码可以是硬编码的。
96.控制器参数涉及处理条件，诸如例如工艺气体组成和流率、温度、压力、冷却气体压强、衬底温度和室壁温度。这些参数以配方的形式提供给用户，并且可利用用户界面输入。
97.用于监控工艺的信号可以通过系统控制器729的模拟和/或数字输入连接来提供。用于控制工艺的信号通过沉积装置700的模拟和数字输出连接件输出。
98.所述系统软件可以许多不同的方式进行设计或配置。例如，可以写入多个室组件子程序或控制目标以控制根据公开的实施方案执行沉积处理所需要的室组件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、工艺气体控制代码、压力控制代码、和加热器控制代码。
99.在一些实施方案中，控制器729是系统的一部分，该系统可以是上述实施例的一部分。这样的系统包括半导体处理装置，半导体处理装置包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流系统等)。这些系统可以与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型的不同，控制器729可以被编程，以控制本发明所公开的处理中的任何一些，包括控制工艺气体的输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、在一些系统中的射频(rf)发生器设置、rf匹配电路设置、频率设置、流率设置、等离子体脉冲频率设置、流体输送设置、位置和操作设置、晶片的进出工具和其他转移工具和/或连接到特定系统的或与该系统接口的装载锁的传送。
100.从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(dsp)、定义为专用集成电路(asic)的芯片、和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种不同的设置(或程序文件)形式输送到控制器或系统的指令，不同的设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片进行特定工艺的操作参数。在一些实施方案中，所述操作参数可以是由工艺工程师定义的用以完成在晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。
101.在一些实施方案中，控制器729可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器729可以在“云端”或者是晶片厂(fab)主计算机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统
提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些参数和/或设置然后从远程计算机传输到系统。在一些示例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实例将是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的工艺。
102.示例性系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(pvd)室或模块、cvd室或模块、ald室或模块、原子层蚀刻(ale)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联的或使用的任何其他的半导体处理系统。
103.如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
104.控制器629可以包括不同的程序。衬底定位程序可包括用于控制室部件的程序代码，所述室部件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件例如气体入口和/或靶之间的间隔。工艺气体控制程序可包括用于控制气体组成、流率、脉冲时间以及任选地用于在沉积之前使气体流入室以稳定室中的压力的代码。压力控制程序可包括用于通过调节例如室中的排气系统中的节流阀而控制室中的压力的代码。加热器控制程序可包括用于控制用于加热衬底的加热单元的电流的代码。或者，所述加热器控制程序可控制传热气体例如氦气向晶片卡盘的输送。
105.可在沉积过程中被监控的室传感器的示例包括质量流量控制器、压力传感器例如压力计和位于基座或卡盘中的热电偶。经适当编程的反馈和控制算法可与来自这些传感器的数据一起用于维持所需的处理条件。
106.上述内容描述了在单室或多室半导体处理工具中实施的本发明的实施方案。本文描述的装置和工艺可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、led、光伏电池板等。通常，虽然不是必要地，这些工具/工艺将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或x射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
107.除非另有说明，否则本公开中的范围包括端点。例如，25:75
–
75:25之间包括25:75
和75:25。结论
108.虽然为了清楚理解的目的，已经在一定程度上详细描述了上述实施方案，但显而易见的是，某些变化和修改可在所附权利要求的范围内实施。应当注意，有实现本发明的实施方案的工艺、系统、和设备的许多替代方式。因此，本发明的实施方案应被认为是说明性的而不是限制性的，并且这些实施方案并不受限于这里给出的细节。