相变材料开关及其制造方法与流程

1.本发明一般针对存储器装置。本公开一般涉及相变材料开关，并且更具体地涉及非易失性四端子相变材料开关。


背景技术：

2.目前，新兴存储器装置技术是相变存储器技术。相变存储器(pcm)是非易失性随机存取存储器(ram)的一种类型。pcm利用相变材料的特性，其中相变材料能够响应于通过相变材料的电流而在结晶相和非晶相之间转变。通常，在pcm制造中，相变材料包括硫属化合物，例如锗-锑-碲(gst)。
3.所述pcm包含安置于底部电极接触与顶部电极接触之间的相变材料区。相变材料在处于晶相时具有低电阻率，而在处于非晶相时具有高电阻率。为了将pcm设置在非晶相，相变材料首先熔化，然后通过施加大电流脉冲短时间快速淬火，在pcm单元中留下非晶、高电阻材料区域。为了将pcm设置在结晶相中，施加中等电流脉冲以在结晶温度与熔化温度之间的温度下对相变材料退火足够长的时间段以使具有相对低电阻率的相变材料结晶。为了读取pcm的状态，通过使不干扰相变材料的状态的低电流电信号通过单元来测量单元的电阻率。此外，pcm技术具有实现多个不同中间状态的能力，从而为pcm提供在单个单元中保持多个位的能力，从而提供增加的存储器密度。


技术实现要素：

4.从第一方面来看，本发明提供了一种相变材料开关，包括：相变层，其设置在金属衬垫上；栅极介电层，其设置在所述相变层上；以及金属栅极衬垫，其设置在所述栅极介电层上。
5.从另一方面来看，本发明提供了一种相变材料桥器件，包括：本发明的相变材料开关；电极，所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔；以及金属衬垫，设置在金属内介电层的一部分和至少两个金属接触通孔上；其中所述栅极介电层进一步设置在所述金属衬垫和所述相变层所述至少两个金属接触通孔和所述金属内介电层的剩余部分上，其中所述金属衬垫和所述相变层包括在所述至少两个金属接触通孔之间的水平桥接。
6.从另一方面来看，本发明提供了一种半导体结构，包括：本发明的相变材料开关；半导体衬底；电极，设置在所述半导体衬底上，其中所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔；以及金属衬垫，其设置在至少两个金属接触通孔和所述金属内介电层的一部分的一部分上，其中金属衬垫和相变层包括在至少两个金属接触通孔之间的水平桥。
7.从另一方面来看，本发明提供了一种相变材料桥器件，包括：电极，所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔；金属衬垫，所述金属衬垫设置在所述至少两个金属接触通孔和所述金属内介电层的一部分上；相变层，其设置在金
属衬垫上；栅极介电层，所述栅极介电层设置在所述金属衬垫和所述相变层以及所述至少两个金属接触通孔和所述金属内介电层的剩余部分上，其中，所述金属衬垫和所述相变层包括在所述至少两个金属接触通孔之间的水平桥；以及金属栅极衬垫，设置在栅极介电层上。
8.从另一方面来看，本发明提供了一种半导体结构，包括：半导体衬底；电极，设置在所述半导体衬底上，其中所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔；金属衬垫，所述金属衬垫设置在所述至少两个金属接触通孔和所述金属内介电层的一部分上；相变层，其设置在金属衬垫上；其中所述金属衬垫和所述相变层包括在所述至少两个金属接触通孔之间的水平桥；设置在所述相变层上的栅极介电层；以及金属栅极衬垫，其设置在所述栅极介电层上。
9.从另一方面来看，本发明提供了一种方法，包括：在电极上形成金属衬垫，所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔；在所述金属衬垫上形成相变层；在所述相变层上形成第一硬掩模；选择性地去除所述金属衬垫、所述相变层和所述第一硬掩模的一部分，以暴露所述金属内介电层和所述至少两个金属接触通孔中的每一个的一部分，其中，所述金属衬垫、所述相变层和所述第一硬掩模的剩余部分形成所述至少两个金属接触通孔之间的水平桥接；在所述金属衬垫、所述相变层和所述第一硬掩模的外表面以及所述至少两个金属接触通孔中的每一个和所述金属内介电层的暴露部分的外表面上形成栅极介电层；以及在所述栅极介电层上形成金属栅极衬垫。
10.从另一方面来看，本发明提供了一种方法，包括：在电极上形成金属衬垫，所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔；在金属衬垫上形成牺牲层；在所述牺牲层上形成第一硬掩模；选择性地去除所述牺牲层、所述第一硬掩模和所述金属衬垫的一部分，以暴露所述至少两个金属接触通孔中的每一个和所述金属内介电层的一部分，其中，所述牺牲层、所述第一硬掩模和所述金属衬垫的剩余部分形成所述至少两个金属接触通孔之间的桥；去除所述第一硬掩模；在所述至少两个金属接触通孔中的每一个和所述金属内介电层的暴露部分以及所述金属衬垫上形成栅极介电层，在所述栅极介电层上形成金属栅极衬垫；在所述金属栅极衬垫上形成第二硬掩模；蚀刻所述第二硬掩模以暴露所述金属栅极衬垫的一部分；去除所述金属栅极衬垫的暴露部分以暴露所述栅极介电层；去除所述栅极介电层的暴露部分，，以暴露所述牺牲层和所述至少两个金属接触通孔中的每一个以及所述金属内介电层的一部分；去除所述牺牲层以暴露所述金属衬垫并形成限定在所述金属衬垫的顶表面和所述栅极介电层的底表面之间的气隙；以及在以及所述金属内介电层和所述至少两个金属接触通孔中的每一个和所述金属衬垫的所述暴露部分上沉积相变层。
11.本技术的说明性实施例包括用于半导体制造的技术。在一个说明性实施例中，相变材料开关包括设置在金属衬垫上的相变层。相变材料开关还包括设置在所述相变层上的栅极介电层。所述相变材料开关还包括设置在所述栅极介电层上的金属栅极衬垫。
12.在另一说明性实施例中，相变材料桥器件包括电极，所述电极包括金属内介电层及所述金属内介电层中的至少两个金属接触通孔。所述相变材料桥器件进一步包括金属衬垫，所述金属衬垫设置在所述至少两个金属接触通孔和所述金属内介电层的一部分上。所述相变材料桥器件还包括设置在所述金属衬垫上的相变层。所述相变材料桥器件还包括栅
极介电层，其设置在所述金属衬垫以及所述至少两个金属接触通孔和所述金属内介电层的剩余部分。所述金属衬垫和所述相变层包括在至少两个金属接触通孔之间的水平桥。所述相变材料桥器件进一步包括设置在所述栅极介电层上的金属栅极衬垫。
13.在另一说明性实施例中，半导体结构包括半导体衬底。所述半导体结构还包括设置在所述半导体衬底上的电极。所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔。所述半导体结构还包括设置在所述至少两个金属接触通孔和所述金属内介电层的一部分上的金属衬垫。所述半导体结构还包括设置在金属衬垫上的相变层。所述金属衬垫和所述相变层包括在所述至少两个金属接触通孔之间的水平桥。所述半导体结构还包括设置在所述相变层上的栅极介电层。所述半导体结构还包括设置在所述栅极介电层上的金属栅极衬垫。
14.在另一说明性实施例中，一种方法包括在具有金属内介电层和至少两个金属接触通孔的电极上形成金属衬垫。所述方法还包括在所述金属衬垫上形成相变层。所述方法还包括在所述相变层上形成第一硬掩模。所述方法还包括选择性地去除所述金属衬垫、所述相变层和所述第一硬掩模的一部分，以暴露至少两个金属接触通孔中的每一个和所述金属内介电层的一部分。所述金属衬垫、所述相变层和所述第一硬掩模的剩余部分在至少两个金属接触通孔之间形成水平桥接。所述方法还包括在所述金属衬垫、所述相变层和所述第一硬掩模的外表面以及所述至少两个金属接触通孔中的每一个和所述金属内介电层的暴露部分上形成栅极介电层。所述方法还包括在所述栅极介电层上形成金属栅极衬垫。
15.在另一说明性实施例中，一种方法包括形成电极，所述电极包括金属内介电层和所述金属内介电层中的至少两个金属接触通孔。所述方法还包括在所述电极上形成金属衬垫。所述方法还包括在所述金属衬垫上形成牺牲层。所述方法还包括在所述牺牲层上形成第一硬掩模。所述方法还包括选择性地去除所述金属衬垫、所述牺牲层和所述第一硬掩模的一部分，以暴露至少两个金属接触通孔中的每一个和所述金属内介电层的一部分。所述金属衬垫、所述牺牲层和所述第一硬掩模的剩余部分形成在所述至少两个金属接触通孔之间的桥。该方法还包括去除所述第一硬掩模。该方法还包括在所述金属衬垫以及所述至少两个金属接触通孔中的每一个和所述金属内介电层的暴露部分上形成栅极介电层。所述方法还包括在栅极介电层上形成金属栅极衬垫。所述方法还包括在所述金属栅极衬垫上形成第二硬掩模。所述方法还包括蚀刻所述第二硬掩模以暴露所述金属栅极衬垫的一部分。所述方法还包括去除所述金属栅极衬垫的暴露部分以暴露所述栅极介电层。所述方法还包括去除所述栅极介电层的暴露部分，以暴露所述牺牲层以及所述至少两个金属接触通孔中的每一个和所述金属内介电层的一部分。所述方法还包括去所述除牺牲层以暴露所述金属衬垫，并且形成在所述金属衬垫的顶表面和所述栅极介电层的底表面之间限定的气隙。所述方法还包括在所述气隙中和在金属内介电层和至少两个金属接触通孔中的每一个以及所述金属衬垫的暴露部分上沉积相变层。
16.在结合附图阅读的以下实施例的详细描述中将描述其它实施例。
附图说明
17.现在将参照优选实施例仅通过示例的方式描述本发明，如以下附图所示：
18.图1描绘了结构的平面图，其指示了以下各图的x截面位置和y截面位置。
19.图2是根据说明性实施例的在第一中间制造阶段的图1的结构的截面图。
20.图3是根据说明性实施例的在第二中间制造阶段的图1的结构的横截面图。
21.图4是根据说明性实施例的在第三中间制造阶段的图1的结构的截面图。
22.图5是根据说明性实施例的在第四中间制造阶段的图1的结构的横截面图。
23.图6是根据替代说明性实施例的在第一中间制造阶段的图1的结构的横截面图。
24.图7是根据替代说明性实施例的在第二中间制造阶段的图1的结构的横截面图。
25.图8是根据替代说明性实施例的在第三中间制造阶段的图1的结构的横截面图。
26.图9是根据替代说明性实施例的在第四中间制造阶段的图1的结构的横截面图。
27.图10是根据替代说明性实施例的在第五中间制造阶段的图1的结构的横截面图。
28.图11是根据另一说明性实施例的在第六中间制造阶段的图1的结构的横截面图。
29.图12是根据另一说明性实施例的图1的结构在第七中间制造阶段的截面图。
30.图13是根据另一说明性实施例的图1的结构在第八中间制造阶段的横截面图。
具体实施方式
31.现在将关于相变材料开关更详细地讨论本发明的示例性实施例。通过来自焦耳加热的不同相状态之间的电阻差，相变材料已经用于非易失性存储器件。当非晶化时，相变材料显示出高电阻(开路)，而当再结晶时，相变材料显示出低电阻(闭路)。因此，阈值电压是非晶化体积的函数。当前的结构仅使用两个端子，这两个端子既用于编程又用于读取，从而使其作为电开关器件不太有用。
32.因此，说明性实施例提供了至少使用相变材料和环绕式栅极介电层和金属栅极衬垫(也称为加热器)的单个4端子开关器件，其中栅极介电层在相变材料和金属栅极衬垫之间。金属栅极衬垫和栅极介电层被配置为与相变层正交，从而形成4端子开关器件。通过形成这种装置，控制电路和信号电路可以完全分开，从而允许更广泛的应用。
33.应该理解，附图中所示的各个层、结构和区域是未按比例绘制的示意图。另外，为了便于解释，通常用于形成半导体器件或结构的类型的一个或多个层、结构和区域可能未在给定附图中明确示出。这并不意味着从实际半导体结构中省略了未明确示出的任何层、结构和区域。
34.此外，应理解，本文所论述的实施例不限于本文所展示和描述的特定材料、特征和处理步骤。特别地，关于半导体处理步骤，要强调的是，本文提供的描述不旨在包括形成功能性半导体集成电路器件可能需要的所有处理步骤。相反，为了描述的经济性，在形成这种器件中通常使用的某些处理步骤在此没有有目的地描述。
35.此外，在所有附图中使用相同或相似的附图标记来表示相同或相似的特征、元件或结构，因此，对于每个附图将不重复相同或相似的特征、元件或结构的详细解释。应当理解，本文所用的关于厚度、宽度、百分比、范围等的术语“约”或“基本上”旨在表示接近或近似，但不是精确。例如，如本文所用，术语“约”或“基本上”暗示可能存在小的误差余量，例如小于所述量的1％或更少。
36.在说明书中对本原理的“一个实施例”或“实施例”及其它变型的引用意味着结合该实施例描述的特定特征、结构、特性等被包括在本原理的至少一个实施例中。因此，在整个说明书中的各个地方出现的短语“在一个实施例中”或“在实施例中”以及任何其它变型
的出现不一定都指相同的实施例。术语“位于”是指第一元件(例如第一结构)存在于第二元件(例如第二结构)上，其中中间元件例如界面结构例如界面层可存在于第一元件和第二元件之间。术语“直接接触”是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。
37.应当理解，尽管术语第一、第二等可以在这里用来描述各种元件，但是这些元件不应当受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分。因此，在不脱离本概念的范围的情况下，下面讨论的第一元件可以被称为第二元件。
38.如本文所用，“高度”是指元件(例如，层、沟槽、孔、开口等)在横截面图中从元件的底表面到顶表面测量的和/或相对于元件所位于的表面测量的垂直尺寸。相反，“深度”是指在从元件的顶表面到底表面测量的横截面视图中元件(例如，层、沟槽、孔、开口等)的垂直尺寸。在指示的情况下，诸如“厚”、“厚度”、“薄”或其派生词的术语可以用于代替“高度”。
39.如本文所用，“宽度”或“长度”是指图中元件(例如，层、沟槽、孔、开口等)从元件的侧表面到相对表面测量的尺寸。在指示的情况下，诸如“厚”、“厚度”、“薄”或其派生词的术语可以用于代替“宽度”或“长度。
40.以下将参考图1至图13描述用于制造相变材料开关器件的说明性实施例。注意，相同的参考标号(100)用于表示图1至图5中所示的各个中间制造阶段的结构，参考标号(200)用于表示图6-图13中所示的各个中间制造阶段的结构。还应注意，本文所述的相变材料开关装置也可视为半导体装置和/或集成电路或其某一部分。为了清楚起见，省略了导致如图1-13所示的相变材料开关器件的生产的一些制造步骤。换句话说，未示出未被包括在附图中但对于本领域普通技术人员来说是公知的一个或多个公知的处理步骤。
41.图1-5示出了本发明的一个实施例。图1示出了部分结构100(在平面图中)，其示出了硬掩模112并且指示了用于识别目的的x截面位置和y截面位置。图2示出了处于第一中间制造阶段的图1的结构100。结构100首先包括衬底102。一般而言，衬底102可包括一种或多种不同类型的半导体衬底结构和材料以及任何先前处理的层。例如，在一个实施例中，衬底102可以是由硅(si)或锗(ge)或在体半导体制造工艺中通常使用的其它类型的衬底材料(例如硅锗合金、化合物半导体材料(例如iii-v))、soi(绝缘体上硅)衬底的有源半导体层、geoi(绝缘体上锗)衬底或其它类型的绝缘体上半导体衬底形成的体半导体衬底(例如晶片)，其包括设置在基础衬底层(例如硅衬底)与有源半导体层(例如si、ge等)之间的绝缘层(例如氧化物层)，其中有源电路元件形成为feol的一部分，以及在形成开关器件之前的一些beol层。
42.结构100还包括形成在衬底102上的存储电极103。存储器电极103包括介电层104中的互连106。介电层104，例如用作互连介电(icd)层，在该层中形成互连。下蚀刻停止层(未示出)可以设置在icd层下面。下蚀刻停止层可以包括各种类型的材料。在一个实施例中，下蚀刻停止层包括电介质材料。在一个实施例中，下蚀刻停止层可以包括氮掺杂blok(nblok)或低k nblok。也可使用其它类型的蚀刻停止材料，例如氮化硅。
43.在一个实施例中，icd包括下部和上部。下部作为层间介电(ild)层，而上部作为金属内介电(imd)层。介电层可以是单层或多层堆叠。例如，单层可同时作为ild和imd，或者单独的层可用于ild和imd。在某些情况下，可在ild和imd之间形成蚀刻停止层。
44.介电层可以包括例如氧化硅。也可使用其它类型的介电材料。例如，介电层可以包
括氮化硅、二氧化硅、氧氮化硅、sicn、siocn、sioc、sibcn、介电金属氧化物、介电金属氮化物、掺杂氧化硅例如氟化氧化硅(fsg)、未掺杂或掺杂硅酸盐玻璃例如磷酸硼硅酸盐玻璃(bpsg)和磷酸盐硅酸盐玻璃(psg)、未掺杂或掺杂热生长氧化硅、未掺杂或掺杂teos沉积氧化硅、以及低k和超低k介电材料。低k介电材料具有小于sio2的介电常数的标称介电常数，其约为4(例如，热生长二氧化硅的介电常数可在3.9至4.0的范围内)。在一个实施例中，低k介电材料可具有小于3.7的介电常数。合适的低k介电材料包括例如氟化硅玻璃(fsg)、碳掺杂氧化物、聚合物、含sicoh的低k材料、无孔低k材料、多孔低k材料、旋涂电介质(sod)低k材料或任何其它合适的低k介电材料。超低k介电材料具有小于2.5的标称介电常数。合适的超低k介电材料包括例如sioch、多孔psicoh、psicno、富碳的氮化硅碳(富c的sicn)、多孔氮化硅碳(psicn)、硼和磷掺杂的sicoh/psicoh等。在一实施例中，至少imd层包括低k或超低k介电材料。
45.互连106形成在icd层中。互连可以包括许多互连。在一实施例中，内连线包括位于上方部分或imd中的导线106a，而接触106b形成于下方部分或层间介电层中。互连包括导电材料。例如，导电材料可以是任何金属或合金。在一个实施例中，互连件可包含铜、铝、钨、其合金或其组合。应该理解，接触和导线可以包括相同或不同的材料。该接触将导线连接到下面的接触区。根据icd水平，接触区可以是另一金属线或器件，例如扩散区或晶体管的栅极或电容器的板。
46.金属衬垫108形成在介电层104和互连106上。金属衬垫108是高电阻金属衬垫。用于金属衬垫108的合适材料包括例如tan、tin等。金属衬垫108可通过传统技术沉积，例如化学气相沉积(cvd)、等离子体增强cvd(pecvd)、溅射沉积、物理气相沉积(pvd)、原子层沉积(ald)、电镀及其它类似工艺。在一个例示实施例中，金属衬垫108可具有范围从约1纳米(nm)至约10nm的厚度。
47.通过常规技术，例如cvd、脉冲cvd和ald，在金属衬垫108上形成包括相变材料的相变层110。在相变存储器中，信息被存储在可以被操纵成不同相的材料中。这些相中的每一相都表现出不同的电学性质，这些性质可以用于存储信息。非晶相和结晶相通常是用于位存储的两相(1和0)，因为它们在电阻上具有可检测的差异。具体地，非晶相具有比结晶相更高的电阻。
48.在一个实施例中，合适的相变材料包括例如玻璃硫属化物。这组材料包含硫属元素(周期表第16/via族)和正电性更强的元素。例如，硒(se)和碲(te)是在产生相变层时用于产生玻璃硫属化物的组中的两种最常见的半导体。代表性实例将是ge2sb2te5(gst)、sbte和in2se3。然而，一些相变材料不使用硫属元素，例如gesb。因此，可以使用各种材料作为相变材料层，只要它们可以保持分离的非晶态和晶态即可。
49.硬掩模112通过任何常规技术形成在相变层110上。例如，硬掩模112可以通过例如cvd、pecvd、pvd、ald和其它类似工艺来沉积。然后，可以对硬掩模112进行平坦化处理，例如化学机械平坦化(cmp)处理。
50.然后，硬掩模112被构图以形成如图2所示的鳍。硬掩模112的构图通过首先施加常规光致抗蚀剂(未示出)硬掩模112来实现。在将光致抗蚀剂施加到硬掩模112之后，使光致抗蚀剂经受光刻步骤，所述光刻步骤包括将光致抗蚀剂以图案方式曝光于辐射的所要图案且利用常规抗蚀剂显影剂使经曝光的光致抗蚀剂显影。构图的光致抗蚀剂保护硬掩模112
的一部分，同时留下至少一个其它部分不受保护。然后通过蚀刻去除硬掩模112的未受保护部分以及相变层110和金属衬垫108，不包括构图的抗蚀剂。可以使用任何蚀刻工艺，其选择性地去除硬掩模112的未保护部分以形成图案的抗蚀剂。通常，使用反应离子蚀刻(rie)工艺或其它类似的干法蚀刻工艺。如图所示，蚀刻工艺在介电层104和互连结构106的上表面的一部分的顶上停止，使得硬掩模112下面的相变层110和金属衬垫108的剩余部分在两个互连结构106之间形成桥111(见图1)。在形成构图硬掩模112中使用的光致抗蚀剂通常在蚀刻工艺之后被剥离。
51.图3示出了处于第二中间阶段的结构100。在该阶段期间，在介电层104、互连106、金属衬垫108、相变层110和硬掩模112的暴露表面上形成栅极介电层114。栅极介电层114有利地保护相变层110的侧壁。用于栅极介电层114的合适的栅极电介质材料包括例如与介电层104相同或不同的电介质材料。典型地，介电层104和介电层114由硅的氧化物构成。栅极介电层114通常利用传统的沉积工艺，例如cvd形成。在一个实施例中，栅极介电层114具有范围从约1nm到约5nm的厚度。
52.然后，使用传统的沉积工艺，例如cvd、ald、电镀和其它类似的工艺，在栅极介电层114上形成金属栅极衬垫116。在一个实施例中，金属栅极衬垫116和栅极介电层114被配置为与相变层110正交。金属栅极衬垫116被配置为电阻加热器，其包括例如呈现电阻率和相当高的热导率的金属或金属合金材料。例如，金属栅极衬垫116可以由铌(nb)、钨(w)、铂(pt)、镍铬(nicr)、钛钨(tiw)、tan、tin或tasin，或任何各种类似的金属或金属合金形成。因此，金属栅极衬垫116可以被配置为接收电流以将相变层110在晶态和非晶态之间切换。在这种情况下，通过使电流在位于相变层110之上并通过栅极介电层114与相变层110电绝缘的金属栅极衬垫116中通过来获得相变。当电流通过“电阻加热器”时，由于焦耳效应，加热器将变热，并且由“电阻加热器”产生的热传导将间接地改变相变层110的状态。金属栅极衬垫116具有从约4nm到约10nm范围的厚度。
53.接着，硬掩模118通过任何传统技术形成在金属栅极衬垫116上，例如cvd、pecvd、pvd、ald和其它类似工艺。用于硬掩模118的合适材料可以是sin、teos或任何其它非导体膜。然后，可以对硬掩模118进行平坦化处理，例如cmp处理。然后，硬掩模118被构图并经受诸如rie的蚀刻工艺以去除硬掩模118的一部分，从而暴露金属栅极衬垫116的一部分。
54.图4示出了在第三中间阶段的结构100。在此阶段期间，金属栅极衬垫116的暴露部分被选择性地去除，留下硬掩模118的底表面下方的栅极介电层114上的金属栅极衬垫116的一部分。去除金属栅极衬垫116可以包括在蚀刻工艺(例如rie工艺)中施加蚀刻剂，其对于介电层114是选择性的。例如，蚀刻金属栅极衬垫116的暴露部分可以是使用蚀刻气体执行的干法蚀刻。在说明性实施例中，用于干蚀刻工艺的蚀刻气体可包括含氟气体和h2o蒸气，其可为例如cxfy、chxfy等。
55.图5示出了处于第四中间阶段的结构100。在此阶段期间，在栅极介电层114上和硬掩模层118上方形成电介质填充物120。电介质填充物120可以由任何已知的电介质材料制成，例如氧化硅、氮化硅、氢化硅碳氧化物、低k电介质、超低k电介质、可流动氧化物、多孔电介质或包括多孔有机电介质的有机电介质。低k和超低k介电材料可以是上文关于介电层所讨论的那些材料中的任何一种。介电填充物120可由本领域已知的任何合适的沉积技术形成，包括ald、cvd、pecvd、pvd或其它类似工艺。然后，电介质填充物120可以经受平坦化工
艺，例如cmp工艺。
56.接着，形成包括金属栅极接触122的金属接触。例如，金属栅极接触122是到栅极的电连接。通过本领域公知的方法，例如通过rie选择性地蚀刻穿过硬掩模118，首先形成导电通孔或沟槽，以形成金属栅极接触122，使得通孔或沟槽与相应的部件连通，例如，用于金属栅极接触122的导电通孔或沟槽与相应的金属栅极衬垫116连通。然后在通孔或沟槽内沉积导电材料。用于金属栅极接触122的导电材料包括任何合适的导电材料，例如，多晶或非晶硅、锗、硅锗、金属(例如，钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金)、导电金属化合物材料(例如，氮化钽、氮化钛、碳化钽、碳化钛、碳化钛铝、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍)、碳纳米管、导电碳、石墨烯或这些材料的任何合适的组合。导电材料可进一步包括在沉积期间或之后并入的掺杂剂。沉积步骤之后可以有或伴随有退火步骤。
57.图6-13示出了从结构200开始的可选实施例。图6示出了处于第一中间制造阶段的结构200。结构200首先包括衬底202。一般而言，衬底202可包括如上文针对衬底102所述的一种或多种不同类型的半导体衬底结构和材料。结构200还包括形成在衬底202上的存储电极203。存储电极203包括介电层204中的互连206。如同上面讨论的介电层104，介电层204用作例如其中形成互连的icd层。在一个实施例中，icd包括下部和上部。该下部作为ild层，而该上部作为imd层。介电层可以是单层或多层堆叠。例如，单层可同时作为ild和imd，或者单独的层可用于ild和imd。在某些情况下，可在ild和imd之间形成蚀刻停止层。
58.介电层204可以与上述介电层104相似的方式和相同的材料沉积。互连206形成在icd层中。互连可以包括许多互连。在一实施例中，该互连包括在上部或imd中的导线206a，而在下部或ild中形成接触206b。互连206包括如上所述用于互连106的导电材料。
59.金属衬垫208形成在介电层204和互连206上。金属衬垫208是高电阻金属衬垫。金属衬垫208可以以与上述金属衬垫108相似的方式和相同的材料沉积。在一个例示实施例中，金属衬垫208可具有范围从约1nm至约10nm的厚度。
60.通过常规技术，例如cvd和ald，在金属衬里208上形成牺牲层210。用于牺牲层210的合适材料包括例如任何非晶材料，诸如非晶硅(a-si)材料或非晶硅-锗材料(a-sige)。在一个实施例中，非晶层210可具有范围从约10nm到约100nm的厚度。
61.通过如上所述用于硬掩模112的任何常规技术在牺牲层210上形成硬掩模212。然后，可以对硬掩模212进行平坦化处理，例如cmp处理。然后，构图硬掩模212以形成如图6所示的鳍。如上所述实现硬掩模212的构图。如图所示，蚀刻工艺在介电层204和互连206的上表面的一部分的顶上停止，使得硬掩模212下的牺牲层210和金属衬垫208的剩余部分在两个互连206之间形成桥，例如桥111(参见图1)。在形成构图硬掩模212中使用的光致抗蚀剂通常在蚀刻工艺之后被剥离。
62.图7示出了处于第二中间阶段的结构200。在该阶段期间，首先通过常规技术去除硬掩模212。接着，在介电层204、互连206、金属衬垫208和牺牲层210的暴露表面上形成栅极介电层214。栅极介电层214可以以与上述栅极介电层114类似的方式和相同的材料沉积。在一个实施例中，栅极介电层214是相对薄的层，例如，具有范围从约1nm到约5nm的厚度的层。
63.图8示出了在第三中间阶段的结构200。在此阶段期间，金属栅极衬垫216形成在栅极介电层214上。金属栅极衬垫216可以以与上述金属栅极衬垫116相似的方式和相同的材料沉积。如同金属栅极衬垫116，金属栅极衬垫216被配置为电阻加热器，其包括例如呈现电
阻率和相当高的热导率的金属或金属合金材料。因此，金属栅极衬垫216可以被配置为接收电流以在结晶态和非晶态之间切换相变层224，如下所述。在一个实施例中，金属栅极衬垫216是相对薄的层，例如，具有从约4nm到约10nm范围内的厚度的层。
64.接着，硬掩模218通过任何传统技术形成于金属栅极衬垫216上，例如cvd、pecvd、pvd、ald和其它类似工艺。硬掩模218可以以与以上针对硬掩模118所讨论的类似的方式和相同的材料沉积。然后，硬掩模218可以经受平坦化工艺，例如cmp工艺。然后，硬掩模218被构图并经受诸如rie的蚀刻工艺以去除硬掩模218的一部分，从而暴露金属栅极衬垫216的一部分。金属栅极衬垫216的暴露部分与栅极介电层214一起被选择性地去除，留下在硬掩模218的底表面下方的栅极介电层214上的金属栅极衬垫216的一部分。去除金属栅极衬垫116可以包括在各向同性蚀刻工艺中施加蚀刻剂，例如rie工艺，其对于介电层214是选择性的。然后通过在各向同性蚀刻工艺，例如rie工艺中施加蚀刻剂来去除介电层214，使其对介电层204、互连206和牺牲层210具有选择性。
65.图9示出了处于第四中间阶段的结构200。应该理解，y横截面位置中的虚线表示用于将元件214、216和220连接到结构200的支撑，其在x横截面位置中阐述的结构200中示出。在此阶段期间，栅极间隔物220至少形成在栅极介电层214、金属栅极衬垫216和硬掩模218的侧壁上。用于栅极间隔物220的合适材料包括例如si3n4、sibcn、sinc、sin、sico、sio2和sinoc。栅极间隔物220可以通过任何常规技术形成，例如cvd、pecvd、pvd、ald等。接下来，选择性地去除牺牲层210，留下限定在金属衬垫208和栅极介电层214之间的气隙222。如果牺牲材料是a-si化合物，则通过例如热氨或氢氧化四甲铵(tmah)来选择性地去除牺牲层210。
66.图10示出了处于第五中间阶段的结构200。在此阶段期间，通过常规技术(例如，cvd)在互连206、介电层204的暴露表面上和栅极间隔物220的侧壁上形成包含相变材料的相变层224。相变层224也形成在金属衬垫208和栅极介电层214之间限定的气隙222中。相变层224可以是与上面讨论的相变层110相同的相变材料。然后，可以对相变层224进行平坦化处理，例如cmp处理。
67.图11示出了处于第六中间阶段的结构200。在该阶段期间，首先通过例如rie使相变层224凹陷。通过均厚或非选择性cvd，在相变层224的暴露表面和栅极间隔物220的侧壁上形成介质覆层226。用于电介质盖层226的合适材料包括例如氮化硅(sin)、碳化硅(sic)、氮氧化硅(sino)或非晶氮化硅(sicxnx：h)。在一个实施例中，电介质盖226具有范围从约5nm到约50nm的厚度。
68.图12示出了在第七中间阶段的结构200。在该阶段期间，使用例如旋涂工艺在电介质盖层226上沉积有机平面化层(opl)228。opl 228可以是包括碳、氢、氧以及可选地包括氮、氟和硅的自平坦化有机材料。在一个实施例中，自平面化有机材料可以是具有足够低粘度的聚合物，以便所施加的聚合物的上表面形成平坦的水平表面。在一个实施例中，opl 228可以包括透明有机聚合物。在一个实施方案中，opl可以是标准cxhy聚合物。opl材料的非限制性实例包括，但不限于，可从cheil chemical co商购获得的chm701b，可从jsr公司商购获得的hm8006和hm8014，以及可从shinetsu chemical co商购获得的odl-102或odl-401ltd。
69.然后，opl 228被构图并经受标准光刻以去除电介质盖层226、相变层224、金属衬垫208、和opl 228的一部分，以暴露介电层204和互连206的一部分，使得电介质盖层226和
opl 228下面的相变层224在两个互连206之间形成桥。
70.图13示出了在第八中间阶段的结构200。在该阶段期间，通过基于标准o2或n2/h2的opl灰分(ash)去除opl 228(未示出)。在介电层204和互连206上以及在电介质盖层226之上形成电介质填充230。可以以与电介质填充物120类似的方式和相同的材料沉积电介质填充物。然后，电介质填充物220可以经受平坦化工艺，例如cmp工艺。接着，形成包括金属栅极接触232的金属接触。例如，金属栅极接触232是到栅极的电连接。通过本领域公知的方法，例如通过rie选择性地蚀刻穿过硬掩模218，首先形成导电通孔或沟槽，以形成金属接触232，使得通孔与相应的部件连通，例如用于金属接触232的导电通孔或沟槽与相应的金属栅极衬垫216连通。然后在通孔内沉积导电材料。用于金属栅极接触232的导电材料可以是上面讨论的用于金属栅极接触122的任何导电材料。沉积步骤之后可以是退火步骤或伴随有退火步骤。
71.应当理解，这里讨论的用于制造低电阻率金属互连结构(例如，铜beol互连结构)的方法可以结合到用于制造具有各种模拟和数字电路或混合信号电路的其它类型的半导体结构和集成电路的半导体处理工艺中。特别地，集成电路管芯可以用各种器件制造，例如场效应晶体管、双极晶体管、金属氧化物半导体晶体管、二极管、电容器、电感器等。根据本发明的集成电路可以用于应用、硬件和/或电子系统中。用于实现本发明的合适的硬件和系统可以包括但不限于个人计算机、通信网络、电子商务系统、便携式通信设备(例如，蜂窝电话)、固态媒体存储设备、功能电路等。结合了这种集成电路的系统和硬件被认为是本文所述实施例的一部分。在给出这里提供的本发明的教导的情况下，本领域的普通技术人员将能够设想本发明的技术的其它实现和应用。
72.尽管这里已经参考附图描述了示例性实施例，但是应当理解，本发明不限于这些精确的实施例，并且本领域技术人员可以在不脱离所附权利要求的范围的情况下在其中进行各种其它改变和修改。