一种含有双极性压电结构的PMUT器件及其制备方法

一种含有双极性压电结构的pmut器件及其制备方法
技术领域
1.本发明属于pmut器件技术领域，特别是涉及一种含有双极性压电结构的pmut器件及其制备方法。


背景技术：

2.压电式微机械超声换能器(piezoelectric micromachined ultrasound transducer，pmut)是在传统的压电块体型超声换能器基础上发展起来的，传统块体型通常采用d33厚度振动模式，谐振频率主要依赖于压电材料厚度，而pmut是mems工艺下，通常依靠压电材料与电极材料等构成的振动薄膜进行d31模式的机械振动，由此产生并传播机械弹性波，谐振频率与薄膜的尺寸、厚度等都有关系，目前pmut结构由于振动薄膜通常采用单层压电层结构，其振动位移小，机电转换效率低，在应用上受到一定的限制。因此提高单位电激励下的压电振动薄膜的最大振动位移具有重要意义。
3.为了提高振动位移，通常采用双压电层的振膜结构，相比于单压电层，相当于增加了一个振动驱动源。双压电层想要达到振动幅度累加的效果，须在两层压电层上施加相反的电场，且整个振动薄膜结构的中性层位置须控制在两层压电层之间，以防驱动效果的相互抵消。施加反向电场时需要在两压电层之间以及其他两个面铺设电极，形成五层叠加的“三明治”结构，这样会带来很多工艺问题，比如增加引线孔数量，增加了布线面积，工艺要求也相应上升。
4.因此，需要对双层驱动形式进行改进，而加工单层的但极性相反的薄膜理论上可以达到这种效果，这种自带相反极性的薄膜可以在只铺设上下两个电极的情况下，产生振动弯矩加倍的效果。但是，目前制备单层双极性压电薄膜所采取的工艺方法难以抑制薄膜极性过渡区的产生，从而使得压电薄膜的内出现非理想的工作区，降低了双极性膜的有效工作体积。
5.因此，开发一种新的含有双极性压电结构的pmut器件及其制备方法，有利于快速推进pmut发展，加快超声检测领域的技术革新。


技术实现要素：

6.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种含有双极性压电结构的pmut器件及其制备方法，用于解决现有技术中工艺复杂、效率不足的问题。
7.为实现上述目的及其他相关目的，本发明提供一种含有双极性压电结构的pmut器件的制备方法，所述制备方法至少包括：
8.1)提供具有空腔的衬底，在所述衬底表面形成底电极层；
9.2)在所述底电极层表面形成压电层，所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层；
10.3)于所述第二极性压电层表面依次沉积钝化层和顶电极层，并图形化所述顶电极层；
11.4)制备所述底电极层和所述顶电极层的电极引出结构。
12.优选地，所述步骤1)中，具有空腔的衬底的制备方法包括键合法、牺牲层法及dire中的一种。
13.优选地，所述步骤1)中，形成所述底电极层之前还包括在所述衬底表面形成过渡层的步骤，所述过渡层的材料包括压电材料或者氧化硅中的一种或两种的组合。
14.优选地，所述第一极性压电层和第二极性压电层的极性相反，所述第一极性压电层的取向向上，则所述第二极性压电层的极性取向向下；所述第一极性压电层的取向向下，则所述第二极性压电层的极性取向向上。
15.优选地，所述第一极性压电层的材料包括aln、pzt、石英、pvdf、zno中的一种，所述第二极性压电层的材料包括aln、pzt、石英、pvdf、zno中的一种。
16.优选地，所述步骤2)中，在制备所述第一极性压电层之后和制备所述第二极性压电层之前还包括在所述第一极性压电层表面形成图形化的绝缘层或者绝缘层和中间电极层的叠层的步骤。
17.优选地，所述步骤4)中还包括制备所述中间电极层的电极引出结构的步骤。
18.优选地，所述步骤2)中，通过键合法、外延法或者溅射法将所述第二极性压电层形成于所述第一极性压电层表面。
19.本发明还提供一种含有双极性压电结构的pmut器件，所述器件至少包括：
20.具有空腔的衬底；
21.底电极层，形成于所述衬底表面；
22.压电层，形成于所述底电极层表面，所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层；
23.钝化层和顶电极层，依次形成于所述第二极性压电层表面；
24.电极引出结构，分别引出所述底电极层和所述顶电极层。
25.优选地，所述衬底中具有封闭空腔，所述封闭空腔上方的衬底作为支撑层，所述支撑层的厚度不大于10um。
26.优选地，所述器件还包括过渡层，所述过渡层形成于所述底电极层和所述衬底之间，所述过渡层的厚度不大于30nm，所述过渡层的材料包括压电材料或者氧化硅中的一种或两种的组合。
27.优选地，所述底电极层的材料包括pt、mo、w、al及ti中的一种或多种的组合，厚度介于150nm～300nm之间，所述顶电极层的材料包括pt、mo、w、al及ti中的一种或多种的组合，厚度介于150nm～300nm之间。
28.优选地，所述第一极性压电层和第二极性压电层的极性相反，所述第一极性压电层的取向向上，则所述第二极性压电层的极性取向向下；所述第一极性压电层的取向向下，则所述第二极性压电层的极性取向向上。
29.优选地，所述第一极性压电层的厚度介于0.5um～4um之间，第二极性压电层的厚度介于0.5um～4um之间。
30.优选地，所述器件还包括图形化的绝缘层或者绝缘层和中间电极层的叠层，所述绝缘层或者绝缘层和中间电极层的叠层形成于所述第一极性压电层和所述第二极性压电层之间，所述绝缘层的厚度不大于30nm，所述中间电极层的厚度介于30nm～100nm之间。
31.优选地，所述器件还包括所述中间电极层的电极引出结构。
32.如上所述，本发明的一种含有双极性压电结构的pmut器件及其制备方法，所述制备方法至少包括：1)提供具有空腔的衬底，在所述衬底表面形成底电极层；2)在所述底电极层表面形成压电层，所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层；3)于所述第二极性压电层表面依次沉积钝化层和顶电极层，并图形化所述顶电极层；4)制备所述底电极层和所述顶电极层的电极引出结构。利用本发明的制备方法所获得的pmut器件中，其压电层为单层双极性膜，具有无过渡区的特点，最大化有效工作区域，另外单层双极性膜的制备工艺简单，开孔数量少，布线面积小，因此，pmut的阵列密度得以提高。
附图说明
33.图1～图5b为本发明含有双极性压电结构的pmut器件的制备方法各个步骤呈现的结构示意图。其中，图5a和图5b为本发明含有双极性压电结构的pmut器件的结构示意图。
34.元件标号说明
[0035]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0036]
11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
空腔
[0037]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底电极层
[0038]3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
过渡层
[0039]4ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
压电层
[0040]
41
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一极性压电层
[0041]
42
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二极性压电层
[0042]
51
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘层
[0043]
52
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
中间电极层
[0044]6ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
钝化层
[0045]7ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶电极层
[0046]
81、82
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
通孔
具体实施方式
[0047]
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0048]
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0049]
本实施例提供一种含有双极性压电结构的pmut器件的制备方法，所述制备方法包括以下步骤：
[0050]
首先执行步骤1)，如图1a或图1b及图2所示，提供具有空腔11的衬底1，在所述衬底
1表面形成底电极层2。
[0051]
作为示例，具有空腔11的衬底1的制备方法包括键合法、牺牲层法及dire中的一种。
[0052]
如图1a所示为利用键合法制备具有封闭空腔11的衬底1的过程，具体为：准备一片硅或者氧化硅或其他适合基底材料的a基底，以及另一片光刻刻蚀后带有空腔图形的b基底(同样包含但不限于硅、氧化硅)，将两基底进行键合，并将空腔上方的a基底减薄至要求厚度，从而得到带有封闭空腔11的衬底1。
[0053]
如图1b所示为利用牺牲层法制备具有封闭空腔11的衬底1的过程，具体又可分为两种方式。第一种方式为：首先在衬底的空腔中沉积牺牲氧化层材料(包括但不限于多晶硅、氧化硅或者光刻胶等)，表面平坦化处理后在获得的结构表面沉积支撑层，并预留腐蚀孔，通过腐蚀孔腐蚀去除空腔中的牺牲层材料，形成具有封闭空腔11的衬底1。第二种方式为：在衬底上沉积牺牲层材料，并图形化所述牺牲层材料，沉积支撑层后进行平坦化处理，并预留腐蚀孔，通过腐蚀孔腐蚀去除牺牲层材料，形成具有封闭空腔11的衬底1。
[0054]
另外，所述空腔11还可以通过背部刻蚀如dire等方法形成，在此不做具体描述。
[0055]
作为示例，所述底电极层2的材料可以选择pt、mo、w、al、ti等金属，厚度一般为150～300nm之间，例如，可以是150nm、180nm、200nm、220nm、250nm、280nm等等。
[0056]
优选地，如图2所示，在形成所述底电极层2之前还可以包括在所述衬底1表面形成过渡层3的步骤，即所述过渡层3形成于所述底电极层2和所述衬底1之间，所述过渡层3材料可以是压电材料或氧化硅等，厚度约为0～30nm(例如，可以是10nm、15nm、20nm、25nm等)，该层可以作为种子层保护上层压电材料生长。
[0057]
然后执行步骤2)，如图3a所示，在所述底电极层2表面形成压电层4，所述压电层4包括依次形成于所述底电极层4表面的第一极性压电层41和第二极性压电层42。
[0058]
作为示例，第一极性压电层41采用aln(aluminum nitride)、pzt(lead zirconate titanate)、石英(quartz)、pvdf(polyvinylidene fluoride)、zno(zinc oxide)等材料，生长厚度一般为0.5～4um之间，第一极性压电层41的极性取向向上或向下。
[0059]
作为示例，所述第二极性压电层42的材料可以是aln(aluminum nitride)、pzt(lead zirconate titanate)、石英(quartz)、pvdf(polyvinylidene fluoride)、zno(zinc oxide)等。若使用压电单晶材料，须保证晶体结构c轴向下或向上，压电多晶如pzt则要保证其极化方向向下或与下压电材料极性相对，厚度通常为0.5～4um。
[0060]
总之，所述第一极性压电层41和第二极性压电层42的极性需相反，若所述第一极性压电层41的取向向上，则所述第二极性压电层42的极性取向向下；若所述第一极性压电层41的取向向下，则所述第二极性压电层42的极性取向向上。
[0061]
作为优选的方案，如图3b所示，本步骤中，在制备所述第一极性压电层41之后和制备所述第二极性压电层42之前还包括在所述第一极性压电层41表面形成图形化的绝缘层51或者绝缘层51和中间电极层52的叠层的步骤。即所述绝缘层51或者绝缘层51和中间电极层52的叠层形成于所述第一极性压电层41和所述第二极性压电层42之间。
[0062]
所述绝缘层51的材料可以是氧化硅、氮化硅等，用于保护压电层表面，该层也用于调节振动膜结构中性层位置，以避免振动薄膜的中性层位置处在第一极性压电层或者第二极性压电层中，导致极性之间在相反激励下的相互抵消，其厚度可为0～30nm(例如，可以是
10nm、15nm、20nm、25nm等)。绝缘层51上方也可沉积金属导电材料用作中间电极层52，增加一路输出信号，通过连接矫正电路提升pmut信号接受灵敏度，厚度一般为30～100nm。生长过后，对绝缘层51及中间电极层52进行图形化处理，避免电学短路。
[0063]
如果第一极性压电层41表面不制作绝缘层51或者绝缘层51和中间电极层52的叠层，则可以利用键合法将所述第二极性压电层42形成于所述第一极性压电层41表面。具体为：首先在一临时基底上生长第二极性压电层42，将生长有第二极性压电层42的临时基底翻转180度，使所述第二极性压电层42处于下方，以便于第二极性压电层42与第一极性压电层41键合，翻转后的第二极性压电层42的极性需要和第一极性压电层41的极性相反，键合后，进行机械减薄、化学腐蚀将临时基底去除，最终形成的结构如图3a所示。
[0064]
如果第一极性压电层41表面制作绝缘层51或者绝缘层51和中间电极层52的叠层，则可以利用外延法或者溅射法将所述第二极性压电层42形成于所述第一极性压电层41表面。如图3b所示为第一极性压电层41表面制作有绝缘层51和中间电极层52的叠层的示意图，具体为：在所述第一极性压电层41和中间电极层52表面通过工艺控制，如控制气体流量(氧气、氮气、惰性气体等)，沉积覆盖所述第一极性压电层41和中间电极层52的第二极性压电层42。
[0065]
需要说明的是，形成第二极性压电层42后，实际上，第一极性压电层41和第二极性压电层42的界面是融为一体的，只是压电层4整体上上部和下部的极性相反而已，因此，本发明制作的压电层4可以称之为单层双极性压电膜，且压电膜内部无过渡区。
[0066]
接着执行步骤3)，如图4a或4b所示，于所述第二极性压电层42表面依次沉积钝化层6和顶电极层7，并图形化所述顶电极层7。
[0067]
作为示例，钝化层6通常为氧化硅等材料，但不限于此，厚度约0～30nm，顶电极层7可选用pt、mo、w、al、ti等金属材料，厚度一般为150～300nm。
[0068]
还需要说明的是，所述过渡层、所述底电极层、所述第一极性压电层、所述第二极性压电层、所述绝缘层、所述中间电极层以及所述钝化层和所述顶电极层的厚度可以在一定范围内调节，但最终要使得工作过程中中性层的位置处于所述第一极性压电层和第二极性压电层之间的界面上，以免极性之间在相反激励下相互抵消。
[0069]
最后执行步骤4)，如图5a或图5b所示，制备所述底电极层2和所述顶电极层7的电极引出结构。
[0070]
通过所述电极引出结构，可以分别将所述底电极层2和所述顶电极层7的电性引出。如图5a所示，刻蚀所述钝化层6，第二极性压电层42以及第一极性压电层41形成暴露所述底电极层2的通孔81，再在所述通孔81中沉积电极引出材料即可引出所述底电极层2的电性，直接沉积形成与所述顶电极层7接触的电极引出材料即可引出所述顶电极层7的电性，为图示方便，图5a中展示了通孔81结构，没有画出电极引出材料。
[0071]
如果所述第一极性压电层41和第二极性压电层42之间还制作有绝缘层51和中间电极层52的叠层，则需要另外制作中间电极层52的电极引出结构，如图5b所示，刻蚀所述钝化层6、所述第二极性压电层42，形成暴露所述中间电极层52的通孔82，再在所述通孔82中沉积电极引出材料即可引出所述中间电极层52的电性。
[0072]
如图5a所示，本实施例还提供一种含有双极性压电结构的pmut器件，包括但不限于利用上述方法制备获得，所述器件至少包括：
[0073]
具有空腔11的衬底1；
[0074]
底电极层2，形成于所述衬底1表面；
[0075]
压电层4，形成于所述底电极层2表面，所述压电层4包括依次形成于所述底电极层2表面的第一极性压电层41和第二极性压电层42；
[0076]
钝化层6和顶电极层7，依次形成于所述第二极性压电层42表面；
[0077]
电极引出结构，分别引出所述底电极层2和所述顶电极层7。
[0078]
作为示例，所述衬底1具有封闭空腔11或者开放空腔11，所述封闭空腔11上方的衬底作为支撑层，所述支撑层的厚度不大于10um。
[0079]
作为示例，如图5b所示，所述器件还包括过渡层3，所述过渡层3形成于所述底电极层2和所述衬底1之间，所述过渡层3的厚度不大于30nm，所述过渡层3的材料包括压电材料或者氧化硅中的一种或两种的组合。
[0080]
作为示例，所述底电极层2的材料包括pt、mo、w、al及ti中的一种或多种的组合，厚度介于150nm～300nm之间，所述顶电极层7的材料包括pt、mo、w、al及ti中的一种或多种的组合，厚度介于150nm～300nm之间。
[0081]
作为示例，所述第一极性压电层41和第二极性压电层42的极性相反，所述第一极性压电层41的取向向上，则所述第二极性压电层42的极性取向向下；所述第一极性压电层41的取向向下，则所述第二极性压电层42的极性取向向上。
[0082]
作为示例，所述第一极性压电层41的厚度介于0.5um～4um之间，第二极性压电层42的厚度介于0.5um～4um之间。
[0083]
作为示例，如图5b所示，所述器件还包括图形化的绝缘层51或者绝缘层51和中间电极层52的叠层，所述绝缘层51或者绝缘层51和中间电极层52的叠层形成于所述第一极性压电层41和所述第二极性压电层42之间，所述绝缘层51的厚度不大于30nm，所述中间电极层52的厚度介于30nm～100nm之间。
[0084]
作为示例，所述器件还包括所述中间电极层52的电极引出结构。
[0085]
对含有双极性压电结构的pmut器件的其他介绍还请参考上述制备方法的描述，出于简洁的目的不再赘述。
[0086]
综上所述，本发明提供一种含有双极性压电结构的pmut器件及其制备方法，所述制备方法至少包括：1)提供具有空腔11的衬底1，在所述衬底1表面形成底电极层2；2)在所述底电极层2表面形成压电层4，所述压电层4包括依次形成于所述底电极层2表面的第一极性压电层41和第二极性压电层42；3)于所述第二极性压电层42表面依次沉积钝化层6和顶电极层7，并图形化所述顶电极层7；4)制备所述底电极层2和所述顶电极层7的电极引出结构。利用本发明的制备方法所获得的pmut器件中，其压电层4为单层双极性膜，具有无过渡区的特点，可以最大化有效工作区域，另外，单层双极性膜的制备工艺简单，开孔数量少，布线面积小，因此，可以使得pmut的阵列密度大幅提高。
[0087]
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0088]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。