基于负压钳位层结构的高速有源像素装置

1.本发明涉及模拟集成电路设计领域，特别涉及图像传感像素的设计领域。具体涉及负压钳位层结构的高速有源像素装置。


背景技术：

2.高速cmos图像传感器能将人眼无法分辨的高速现象捕获下来，在科学研究、机器视觉、军工航天等领域应用广泛。高速图像传感器的工作频率和成像质量由像素决定，因此像素的设计与改造尤其重要。
3.由于高速像素的曝光时间短，像素可收集的光子通常很少。为了解决这一问题，钳位光电二极管ppd(pinned photodiode)的面积通常设计得很大，ppd指pinned photodiode pixel的像素结构，因此容易产生如下两种问题。第一，大尺寸ppd的设计通常会导致横向电场较弱，在电荷转移时载流子的漂移作用不足以让光生电荷快速的转移，因此像素的读出速率将受到限制。第二，大尺寸ppd结构将会导致光电二极管的n型掺杂计量增大和电容增大，从而导致较大的钳位电压，ppd与浮动扩散节点fd(floating diffusion)之间的最小电压差可能较小，不足以使ppd中的光生电荷完全转移，产生图像的拖尾现象。为了解决上述问题，本发明提出了一种具有负压钳位层结构的高速有源像素结构，为钳位层引入一个负电极，在不遮挡受光区域和引入杂质电子的前提下为钳位层引入一个小的像素工作电压相反的电压(vpinning-layer)，即当ppd为n型掺杂时，该电压取负；当ppd为n型掺杂时，该电压取正，通过降低ppd钳位电压，并让光生电子聚集在靠近传输栅的位置，提高ppd的电荷转移速率和转移效率。


技术实现要素：

4.为克服现有技术的不足，本发明旨在通过提高ppd与fd的电势差，让光生电子聚集在靠近传输栅的位置，最终提高光生电子的转移速率、转移效率。为此，本发明采取的技术方案是，基于负压钳位层结构的高速有源像素装置，对于n型ppd，包括高浓度p掺杂的钳位层、n掺杂区和低浓度p掺杂的高阻衬底，两个p掺杂区与n掺杂区分别形成一个p

n突变结和一个线性缓变结，钳位层连接负电压。
5.p

n突变结和线性缓变型pn结的耗尽区宽度分别为：
[0006][0007][0008]
其中εr、ε0分别为硅的相对介电常数和真空介电常数，vn、v
pinning-layer
分别为n区的最高电势和钳位层的外接电压，q为单位电荷量，n为n区掺杂浓度，αj为线性缓变结的掺杂浓度梯度，记n区的纵深长度为l，n区中未耗尽区的纵深长度为ln，根据突变结和线性缓变
结的耗尽区分布特性，x
d1
、x
d2
、l、ln的关系表示为：
[0009]
ln＝l-x
d1-x
d2
ꢀꢀꢀꢀ
(3)
[0010]
钳位电压v
pin
定义为ppd转移完所有电荷后的最高电势，根据此定义，方程(3)中当ln＝0时，计算出的vn即为钳位电压v
pin
，即
[0011][0012]
当为钳位层施加一个负电压时，由方程(4)可知v
pinning-layer
《0，为了保持等式成立，v
pin
将会被拉低，ppd与fd的电压差将会增大，大电压差导致的横向电场增大，使光生电子更快地从ppd转移至fd。
[0013]
对于p型ppd，包括高浓度n掺杂的钳位层、p掺杂区和低浓度n掺杂的高阻衬底，两个n掺杂区与p掺杂区分别形成一个n

p突变结和一个线性缓变结，钳位层连接正电压。
[0014]
本发明的特点及有益效果是：
[0015]
本发明描述的负压钳位层结构适用于cmos图像传感器高速像素，适用于标准cmos工艺条件。通过为ppd钳位层提供一个负电压，可以有效降低ppd钳位电压，提高ppd与fd的电势差，并让光生电子聚集在靠近传输栅的位置，使光生电子能更迅速、更完全地转移并读出。
附图说明：
[0016]
图1是钳位型光电二极管横截面示意图。
[0017]
图2是本发明描述的高速像素电路示意图。
[0018]
图3是钳位型光电二极管版图示意图。
具体实施方式
[0019]
本发明提出一种具有负压钳位层结构的高速有源像素结构，为钳位层引入一个负电极，以减小ppd的钳位电压，提高ppd与fd的电势差，并让光生电子聚集在靠近传输栅的位置，最终提高光生电子的转移速率、转移效率。
[0020]
本方案主要目的是通过调节ppd钳位层电压，来达到调节v
pin
的目的。以n型ppd为例，ppd结构的简略示意图如附图1所示，包括高浓度p掺杂的钳位层、n掺杂区和低浓度p掺杂的高阻衬底，两个p掺杂区与n掺杂区分别形成一个p

n突变结和一个线性缓变结。根据半导体物理基本原理，两个结的耗尽区宽度分别为
[0021][0022][0023]
其中εr、ε0分别为硅的相对介电常数和真空介电常数，vn、v
pinning-layer
分别为n区的最高电势和钳位层的外接电压，q为单位电荷量，n为n区掺杂浓度，αj为线性缓变结的掺杂
浓度梯度。记n区的纵深长度为l，n区中未耗尽区的纵深长度为ln。根据突变结和线性缓变结的耗尽区分布特性，x
d1
、x
d2
、l、ln的关系可表示为
[0024]
ln＝l-x
d1-x
d2
ꢀꢀꢀ
(7)
[0025]
钳位电压v
pin
定义为ppd转移完所有电荷后的最高电势。根据此定义，方程(7)中当ln＝0时，计算出的vn即为钳位电压v
pin
，即
[0026][0027]
在传统有源像素中，ppd的钳位层与衬底相连并接地。此时v
pinning-layer
＝0，钳位电压可由方程(8)计算出。当为钳位层施加一个负电压时，由方程(8)可知v
pinning-layer
《0，为了保持等式成立，v
pin
将会被拉低。ppd与fd的电压差将会增大，大电压差导致的横向电场增大，使光生电子更快地从ppd转移至fd。另外将钳位层的负电极做在远离tx的位置时，由于同种电荷互相排斥，ppd收集的光生电子将聚集在靠近tx的位置，从而更易完全转移。
[0028]
对于p型ppd，包括高浓度n掺杂的钳位层、p掺杂区和低浓度n掺杂的高阻衬底，两个n掺杂区与p掺杂区分别形成一个n

p突变结和一个线性缓变结，钳位层连接正电压。由于两种掺杂类型的ppd设计方案相似，关于p型ppd的设计方案可以按n型ppd类推。
[0029]
为了更直观地表达本发明的实施条件、优点等，下面结合实例对本发明的实施方式进行描述。
[0030]
本发明的核心思想是：通过外加电压降低ppd钳位层的电势，拉低ppd的钳位电压，提高电荷传输时fd与ppd的电势差，电子将在更大的横向电场作用下更快地转移至fd。负电极的排斥作用让光生电子聚集在靠近传输栅的位置，使光生电子转移更完全。具体实施案例以附图2和附图3所示，其中附图2的ppd横截面源于附图3的黑色虚线，附图3的钳位层覆盖在ppd之上，并延伸到sti。钳位层掺杂浓度为1
×
10
18
，单位cm2，n区掺杂浓度为1
×
10
16
，高阻衬底的p杂质浓度为1
×
10
15
。
[0031]
由于高速像素的曝光时间短，ppd的面积通常设计得很大。为了解决大面积ppd引起的一系列限制，以附图3为例，当像素开始曝光时，ppd开始收集光生电子。此时通过电荷泵将v
pinning-layer
设为稳定的-1v电压，根据方程(8)，v
pin
将被拉低到0.6v左右，约为之前v
pin
的一半，ppd收集到的电子也将聚集在附图3中白色虚线框中。这样当tx处于高电位时，白色虚线框中的电子将更快、更完全地转移至更高电位的fd中，转移速率、转移效率得以提高。
[0032]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。