芯片封装方法及封装结构与流程

1.本发明是关于半导体封装技术，特别是关于一种芯片封装方法及封装结构。


背景技术：

2.声表面波滤波器是移动通讯终端产品的重要部件，原材料是采用压电晶体制作而成。声表面波滤波器利用压电材料上的声表面波的激发、传播与接收完成其滤波特性。随着移动终端的小型化、低成本化，对声表面波滤波器的封装要求也相应的提高了。同时因声表面波滤波器产品性能和设计功能需求，需要保证滤波芯片功能区域不能接触任何物质，即空腔结构设计。
3.基于声表面波滤波器对封装结构中空腔结构的需求，现有技术通常于声表面波滤波芯片功能区上方覆盖盖板以构造一空腔结构，并采用倒装焊技术或于盖板上设置贯通孔来实现焊球与芯片焊盘的电性连接。然而上述的封装结构及封装方法对盖板的厚度及材质提出了一定要求，其封装成本高，且封装效率有待提升。
4.公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。


技术实现要素：

5.本发明的目的在于提供一种芯片封装方法及封装结构，其能够在封装过程中形成有效保护芯片感应区的密封空腔，提高了封装性能和封装效率，降低了封装成本。
6.为实现上述目的，本发明的实施例提供了一种芯片封装方法，包括：
7.提供一透明基板，在所述透明基板上形成再布线层；
8.提供待封装芯片，所述待封装芯片包括相对的第一表面和第二表面，所述第一表面形成有感应区以及与感应区耦合的焊垫；
9.在所述焊垫上或再布线层上形成焊接凸点；
10.在所述透明基板形成有再布线层的一侧或所述待封装芯片的第一表面形成围堰；
11.将所述待封装芯片的第一表面与所述透明基板形成有再布线层的表面对位压合，所述感应区位于所述围堰围成的空间内，且所述焊接凸点、所述再布线层以及所述焊垫之间形成电连接；
12.填充塑封材料对所述待封装芯片及所述透明基板进行塑封；
13.形成与所述再布线层电连接的外接导电柱，所述外接导电柱凸伸于所述塑封材料的外部。
14.在本发明的一个或多个实施方式中，在所述透明基板上形成多个所述围堰，相邻所述围堰之间形成有切割道区域；
15.将多颗所述待封装芯片与所述透明基板对位压合并形成电连接，其中，每颗所述待封装芯片均对应一个所述围堰设置；
16.填充塑封材料将多颗所述待封装芯片与所述透明基板进行整体塑封；
17.在所述塑封材料上形成与每颗所述待封装芯片电连接的外接导电柱；
18.沿切割道区域对所述透明基板和塑封材料进行切割，形成单颗芯片封装结构。
19.在本发明的一个或多个实施方式中，在所述待封装芯片的第一表面形成围堰，所述围堰包围所述感应区设置；
20.将多颗所述待封装芯片对位压合于同一所述透明基板上，并形成电连接；
21.填充塑封材料将多颗所述待封装芯片与所述透明基板进行整体塑封；
22.在所述塑封材料上形成与每颗所述待封装芯片电连接的外接导电柱；
23.对所述透明基板切割以形成单颗芯片封装结构。
24.在本发明的一个或多个实施方式中，所述焊垫上的焊接凸点位于所述围堰的外围。
25.在本发明的一个或多个实施方式中，所述焊接凸点、所述再布线层以及所述焊垫接触并形成电连接时，所述围堰的顶部表面与所述待封装芯片的第一表面和/或所述透明基板之间密封接触。
26.在本发明的一个或多个实施方式中，形成与所述再布线层电连接的外接导电柱，包括：
27.在所述塑封材料上形成通孔，所述通孔暴露所述再布线层；
28.在所述通孔内形成外接导电柱，所述外接导电柱凸于所述塑封材料表面。
29.在本发明的一个或多个实施方式中，所述透明基板上形成再布线层，包括：
30.在所述透明基板表面粘合金属层；
31.对所述金属层图案化，形成再布线层。
32.在本发明的一个或多个实施方式中，所述透明基板的材质包括玻璃。
33.在本发明的一个或多个实施方式中，所述围堰的材质包括环氧树脂。
34.本发明还提供了一种由上述芯片封装方法封装而成的芯片封装结构。
35.与现有技术相比，本发明实施方式的芯片封装方法，通过在透明基板或待封装芯片上形成围堰，使得将待封装芯片倒装于透明基板时，待封装芯片、透明基板以及围堰可形成包围感应区的密封空腔，起到有效保护待封装芯片感应区的作用。
36.本发明实施方式的芯片封装方法，可以同时多颗待封装芯片倒装于透明基板，并进行封装，大大提升了封装性能和封装效率。
37.本发明实施方式的芯片封装方法，通过塑封材料形成塑封层包围待封装芯片和透明基板表面，使得感应区所处的空腔为一密闭结构，具有防水的优势。
附图说明
38.图1是本发明一实施方式的芯片封装方法的流程示意图；
39.图2～图11是本发明一实施方式的芯片封装过程的结构示意图；
40.图12是本发明一实施方式的芯片封装结构的结构示意图。
具体实施方式
41.下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
42.除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
43.正如背景技术所言，基于声表面波滤波器对封装结构中空腔结构的需求，现有技术通常于声表面波滤波芯片功能区上方覆盖盖板以构造一空腔结构，并采用倒装焊技术或于盖板上设置贯通孔来实现焊球与芯片焊盘的电性连接。然而上述的封装结构及封装方法对盖板的厚度及材质提出了一定要求，其封装成本高，且封装效率有待提升。为了解决上述问题，本发明提供了一种芯片的封装方法，能够在封装过程中形成有效保护芯片感应区的密封空腔，提高了封装性能和封装效率，降低了封装成本。
44.如图1所示，本发明一实施方式提供了一种芯片封装方法，包括提供透明基板并在透明基板上形成再布线层s1；提供待封装芯片s2，其中，待封装芯片包括相对的第一表面和第二表面，第一表面形成有感应区以及与感应区耦合的焊垫；在焊垫或再布线层上形成焊接凸点s3；在透明基板形成有再布线层的一侧或待封装芯片的第一表面形成围堰s4；将待封装芯片的第一表面与透明基板形成再布线层的表面对位压合并使焊接凸点、再布线层以及焊垫形成电连接s5，其中，感应区位于围堰围成的空间内；填充塑封材料对待封装芯片的第二表面和再布线层以及透明基板进行塑封s6；形成与再布线层电连接的外接导电柱s7，外接导电柱凸伸于塑封材料的外部。
45.图2至图12为本发明一实施方式的过程的结构示意图，下面结合图2至图12，对本发明的芯片封装方法进行详细阐述。
46.参考图2和图3所示，图2为晶圆100的俯视结构示意图，图3为单颗待封装芯片10在a-a1的剖视图。首先，提供一晶圆100，晶圆100包括若干呈行列排列的待封装芯片10和位于待封装芯片10之间的切割道区域11，沿切割道区域11对晶圆100进行切割，形成多个待封装芯片10。对晶圆100进行分割采用现有的切割工艺，在此不再赘述。
47.本实施例中，待封装芯片10为声表面波滤波器，待封装芯片10包括相对的第一表面10a和第二表面10b，第一表面10a具有感应区101以及环绕感应区101设置且与感应区101耦合的焊垫102。焊垫102作为感应区101内器件与外部电路连接的输入和输出端。
48.在本实施例中，感应区101位于待封装芯片10的中间位置，焊垫102位于待封装芯片10的边缘位置，且环绕感应区101设置。在其他实施例中，焊垫102和感应区101的位置也可以根据布线要求灵活调整。
49.参考图4所示，在焊垫102上形成焊接凸点103。焊接凸点103用于在后续工艺中与其他部件之间形成电连接。焊接凸点103的形状为球形或柱形，但不以此为限。焊接凸点103的形成工艺为植球工艺。焊接凸点103的材料可以为金、锡或者锡合金，所述锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。
50.参考图5所示，提供透明基板20。本实施例中，透明基板的材质优选为玻璃，但不限于此。透明基板20的尺寸大于待封装芯片10的尺寸。
51.透明基板20的一侧表面形成有再布线层(图中未显示再布线层)。在一具体实施例中，再布线层可以为金属层，金属层包括al层或cu层或ti层，金属层图案化后可形成再布线层，在后续工艺中与待封装芯片10的焊垫102之间形成电连接。形成再布线层的方法或工艺有多种，因该工艺不是本技术的重点和创新点，本技术对此不做具体阐述，采用现有技术即
可。
52.参考图6和图7所示，图6为透明基板20的俯视结构示意图，图7为透明基板20在b-b1的剖视图。透明基板20的再布线层上形成有围堰21。围堰21为一环状中空结构，其中空腔的尺寸需大于或等于待封装芯片10上感应区101的尺寸，但小于感应区101周围的焊垫102或焊垫102上焊接凸点103环绕感应区所围成的空间的尺寸。围堰21的材质可以为感光胶，感光胶可以为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶等，在本实施例中，围堰21的材质优选为环氧树脂。形成图案化的围堰21的具体过程为：形成覆盖透明基板20表面再布线层的环氧树脂层，对环氧树脂层进行曝光和显影工艺，形成了本实施例的图案化的围堰21。于本发明的其他实施例中，围堰21的材质也可以是固化胶，根据感光胶或者固化胶的材料特性，可以通过丝网印刷工艺、光刻工艺或者点胶工艺的其中一种将感光胶或者固化胶形成于透明基板20表面的再布线层上，然后通过光刻制程或者固化制程形成图案化的围堰21。
53.在本实施例中，透明基板20上形成有多个围堰21，多个围堰21呈阵列分布于透明基板20的表面，相邻围堰21之间形成可切割的待切割通道，可同时在透明基板20上进行多颗待封装芯片10的封装。后续封装完成后可根据需要对透明基板20沿待切割通道进行切割，以形成单个芯片封装结构。
54.在其他实施例中，透明基板20上也可只形成一个围堰21，进行单颗待封装芯片10的封装。
55.在本实施例中，围堰21是形成于透明基板20的表面的，在其他实施例中，围堰21也可以形成于待封装芯片10的第一表面10a上，且包围感应区101设置，焊接凸点103设于围堰21的外围，便于后续工艺中焊接凸点103与再布线层之间形成电连接。封装时，可将形成围堰21的多个待封装芯片10倒装于同一透明基板20上，后对多个待封装芯片10进行整体封装。后续封装完成后同样可根据需要对透明基板20进行切割，以形成单个芯片封装结构。
56.参考图8所示，将待封装芯片10的第一表面10a与透明基板20的再布线层进行对位压合，并焊接键合待封装芯片10上的焊接凸点103和再布线层，使两者形成电连接。其中焊接凸点103位于围堰21的外围，且围堰21与第一表面10a围合形成一包围感应区101的密封空腔22。待封装芯片10的感应区101位于该密封空腔22内。焊接键合工艺可以采用共晶键合、超声热压、热压焊接、超声波压焊等。
57.在本实施例中，可以通过控制围堰21的高度，使得当待封装芯片10与透明基板20对位压合并电连接后，围堰21的顶部表面与待封装芯片10的第一表面10a之间密封接触，形成密封空腔22；或者，也可以通过在待封装芯片10的第一表面上，感应区四周形成一层密封胶层，使得当待封装芯片10与透明基板20对位压合并电连接后，围堰21的顶部表面与待封装芯片10上密封胶层之间密封接触，形成密封空腔22。
58.在上述实施例中，焊接凸点103是先形成于待封装芯片10的焊垫102上的，再将其与基板20的再布线层形成电连接；在其他实施例中，焊接凸点103还可以先形成于再布线层上，后续封装时再与待封装芯片10的焊垫102电连接。
59.参考图9所示，填充塑封材料对待封装芯片10的第二表面10b、待封装芯片10的两个侧表面以及设有再布线层的透明基板20表面进行塑封，后固化塑封材料以形成塑封层30。塑封材料为树脂或防焊油墨材料，例如，环氧树脂或丙烯酸树脂。
60.形成塑封层30的作用为：一方面，形成的塑封层30起到保护待封装芯片10的作用，保证待封装芯片10的感应区所在空腔为一密封空腔，防止在外界环境的影响下造成的待封装芯片10性能失效，防止湿气由外部侵入、与外部电气绝缘，提高防水性能，形成防水优势；另一方面，塑封层30起到支撑待封装芯片10的作用，将待封装芯片10固定好以便于后续的电路连接，并且，在封装完成后，使得芯片不易损坏。
61.采用塑封工艺(molding)形成塑封层30，塑封工艺采用转移方式或压合方式，塑封层30的顶部表面与待封装芯片10的第二表面10b齐平或高于待封装芯片10的第二表面10b。
62.在本实施例中，塑封材料填充时可部分或全部覆盖待封装芯片10，及包围待封装芯片10的侧面以及再布线层和透明基板20一侧表面，然后直接固化形成塑封层30。
63.参考图10所示，在塑封层30内形成通孔31，通孔31底部暴露出再分布层的表面。
64.具体的，本实施例中形成的通孔31暴露出再分布层的表面。形成通孔31的目的在于，后续在通孔31内形成外接导电柱40，通过外接导电柱40使再分布层与外部电路电连接，从而实现待封装芯片10与外部电路的电连接，使得封装后形成的封装结构能够投入实际应用中。
65.采用激光打孔工艺或刻蚀工艺形成通孔31。作为一个实施例，采用刻蚀工艺形成通孔31的工艺步骤包括：在塑封层30表面形成图形化的掩膜层，图形化的掩膜层内具有凹槽，凹槽的位置和宽度对应于后续形成通孔31的位置和宽度；以图形化的掩膜层为掩膜，刻蚀塑封层30直至暴露出再分布层的表面，在塑封层30内形成暴露出再分布层表面的通孔31；去除图形化的掩膜层。
66.本实施例中，通过在塑封层30内形成通孔31的方式，实现待封装芯片10与外部电路电连接的目的，避免了在待封装芯片10内形成通孔带来的不良影响，提高了后续形成的封装结构的性能。
67.在形成通孔31的工艺过程中，由于透明基板20上围堰21的存在，待封装芯片10的感应区101处于一个密封空腔内，防止形成通孔31的工艺对待封装芯片10的感应区101造成损伤或引入杂质进入待封装芯片10的感应区内，对其功能造成影响。
68.请参考图11所示，形成填充满通孔31的外接导电柱40，且外接导电柱40的顶部高于塑封层30的表面。
69.通过外接导电柱40使待封装芯片10与外部电路电连接，从而使待封装芯片10正常工作。外接导电柱40顶部表面形状为弧形。外接导电柱40的材料为导电金属和导电合金，包括金、锡或者锡合金，锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。在塑封层30内形成外接导电柱40，外接导电柱40的顶部略高于塑封层30表面，即可使待封装芯片10与外部电路电连接，而外接导电柱40顶部略高于塑封层30表面，可进一步减小后续形成的封装结构的整体厚度，有利于提高封装集成度。
70.在上述实施例中，外接导电柱40是通过先形成塑封层30，后在塑封层30上开设通孔31，在通孔31内形成的。
71.在其他实施例中，也可先在透明基板20的再布线层上相应位置形成外接导电柱40，再进行待封装芯片10的倒装并填充塑封材料，塑封材料不浸没外接导电柱40，以使待封装芯片10能通过外接导电柱40与外部其他部件形成电连接。
72.如图12所示，对透明基板20沿切割道区域切割，形成单颗芯片封装结构。
73.本发明还提供了一种芯片封装结构，该芯片封装结构由上述芯片封装方法封装而成。
74.与现有技术相比，本发明实施方式的芯片封装方法，通过在透明基板或待封装芯片上形成围堰，使得将待封装芯片倒装于透明基板时，待封装芯片、透明基板以及围堰可形成包围感应区的密封空腔，起到有效保护待封装芯片感应区的作用。
75.本发明实施方式的芯片封装方法，可以同时多颗待封装芯片倒装于透明基板，并进行封装，大大提升了封装性能和封装效率。
76.本发明实施方式的芯片封装方法，通过塑封材料形成塑封层包围待封装芯片和透明基板表面，使得感应区所处的空腔为一密闭结构，具有防水的优势。
77.本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
78.在本技术案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
79.在本技术案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
80.在本技术案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
81.除非另外具体陈述，否则术语“包含”、“具有”的使用通常应理解为开放式的且不具限制性。
82.除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一”及“所述”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。
83.应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
84.应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
85.可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。
86.尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背
离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。