用于电子电路线的阻容传感器电路的制作方法

1.本公开的实施例大体上涉及阻容传感器电路，且更具体来说，涉及用于提取电子电路线的阻容时间常数的阻容传感器电路。


背景技术：

2.跨导线或其它电路的信号传播可由阻容效应主导。阻容延迟或rc延迟会阻碍电子装置(例如微电子集成电路)的速度。rc延迟会成为性能改进的显著障碍，尤其鉴于电子装置的不断特征缩放及特征密度。
附图说明
3.将从下文给出的详细描述及从本公开的各种实施例的附图更完全理解本公开。然而，图式不应被视为将本公开限于特定实施例，而是仅用于解释及理解。
4.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
5.图2是说明根据本公开的一些实施例的rc传感器电路及实例电子电路线的图。
6.图3说明根据本公开的一些实施例的的电压波形图，其说明电子电路线及rc传感器电路处的实例波形。
7.图4是说明根据本公开的一些实施例的用于在多个电子电路线处实施rc传感器电路的电路系统的框图。
8.图5是说明根据本公开的一些实施例的rc传感器电路及实例电子电路线的图。
9.图6是根据本公开的实施例的提取电子电路线的rc时间常数的实例方法的流程图。
10.图7是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
11.电子电路线可指代可通过其来传导信号(例如电压信号或电流信号)的具有某一长度的物理线或导线。电子电路线的实例可包含(但不限于)存储器装置的字线、传输线、电路互连件或电子装置的任何信号线。电路线可与一定量的电阻及电容相关联，例如寄生电阻及寄生电容，其可造成信号跨电子电路线传输或传播的阻容(rc)延迟。rc延迟可由rc时间常数(以秒为单位)特性化。rc时间常数等于电阻与电容的乘积。举例来说，电子电路线可包含至少两个端：近端及与近端相对的远端。当在电子电路线的近端处驱动电压信号时，信号到电子电路线的远端的传播可与电子电路线的rc时间常数成比例地延迟。
12.电子电路线的rc延迟会抑制许多电子装置的性能。举例来说，在存储器装置中，可对字线施加电压信号以执行存储器操作，例如读取操作或编程操作。如果rc延迟较大且电压信号的幅度或持续时间不足以解决rc延迟，那么会在存储器操作执行时引入显著延时。
13.在一些系统中，可通过在电子电路线的近端及远端处直接测量来获得电子电路线的rc时间常数及rc延迟。使用已知rc时间常数，可调整电子电路线的驱动电压以解决相关
联rc延迟问题。
14.随着电子装置的特征大小不断缩小且特征密度提高，无法在电子电路线上处直接测量以获得电子电路线的rc时间常数及rc延迟。此外，rc时间常数跨同一电子装置的电子电路线及跨同一装置类型的不同电子装置的电子电路线的分布可为随机的，其使补偿电子电路线的rc延迟特别有挑战。
15.本公开的方面通过实施rc传感器电路来解决上述及其它缺陷，rc传感器电路可使用驱动电子电路线的电流的代表性副本来提取或推断电子电路线的rc时间常数信息。
16.在一些实施例中，可使用驱动电子电路线的电流的代表性副本将rc传感器电路驱动到特定电压。电流的代表性副本可在rc传感器电路的积分电容器处积分。在各种时间，可对积分电容器处的电压进行采样以获得至少两个采样电压。举例来说，可在积分电容器处的电压达到稳态电压之前的第一时间(t1)及积分电容器处的电压处于或接近稳态电压的第二时间(t2)对积分电容器进行采样。在rc传感器电路处获得的采样电压可指示已在相应时间t1及t2在电子电路线的远端处产生的电压已使用类似电流使电子电路线驱动到驱动电压。在rc传感器电路处获得的第一采样电压与第二采样电压的比率可具有到电子电路线的rc时间常数的一对一映射。在一些实施例中，比率可用于选择或调整操作电压，其可用于驱动电子电路线且补偿电子电路线的提取rc延迟。
17.本公开的优点包含(但不限于)在无法直接测量电子电路线处的rc时间常数或rc延迟时确定电子电路线的rc信息，例如rc时间常数或rc延迟。另外，rc信息可用于改进电子装置(例如存储器装置)等的性能。举例来说，可针对电子电路线调整rc信息驱动信号以补偿rc延迟，其改进许多电子装置中的延时及性能。
18.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如存储器装置140)、一或多个非易失性存储器装置(例如存储器装置130)或此组合。
19.存储器子系统110可为存储器装置、存储器模块或存储器装置及存储器模块的混合体。存储装置的实例包含固态硬盘(ssd)、闪存盘、通用串行总线(usb)闪存盘、嵌入式多媒体控制器(emmc)驱动、通用快闪存储(ufs)驱动及硬盘驱动(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)及非易失性双列直插式存储器模块(nvdimm)。
20.计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120例如使用存储器子系统110将数据写入到存储器子系统110及从存储器子系统110读取数据。如本文中使用，“耦合到”一般指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中介组件)，无论有线还是无线，包含例如电、光学、磁等的连接。
21.主机系统120可为例如桌上型计算机、膝上型计算机、网络服务器、移动装置的计算装置或包含存储器及处理装置的此计算装置。主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附接(sata)接口、外围组件互连快速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接scsi(sas)接口等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。主机系统120可
进一步利用nvm快速(nvme)接口以在存储器子系统110通过pcie接口与主机系统120耦合时存取存储器组件(例如存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。
22.存储器装置可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如存储器装置140)可为(但不限于)随机存取存储器(ram)，例如动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)。
23.非易失性存储器装置(例如存储器装置130)的实例包含与非(nand)型快闪存储器。存储器装置130中的每一者可包含一或多个存储器单元阵列，例如单级单元(slc)或多级单元(mlc)(例如三级单元(tlc)或四级单元(qlc))。在一些实施例中，特定存储器组件可包含存储器单元的slc部分及mlc部分、tlc部分或qlc部分。存储器单元中的每一者可存储由主机系统120使用的一或多个数据位。此外，存储器装置130的存储器单元可被分组为存储器页面或存储器块，其可指代用于存储数据的存储器组件的单位。
24.尽管描述例如nand型快闪存储器的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、磁随机存取存储器(mram)、或非(nor)快闪存储器、电可擦除可编程只读存储器(eeprom)及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格数据存取阵列基于体电阻变化执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中可在不事先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。
25.存储器子系统控制器115可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据的操作以及其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路及/或离散组件、缓冲存储器或其组合的硬件。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适处理器。
26.存储器子系统控制器115可包含经配置以执行存储于本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储用于执行各种过程、操作、逻辑流程及控制存储器子系统110的操作的例程的嵌入式存储器，包含处置存储器子系统110与主机系统120之间的通信。
27.在一些实施例中，本地存储器119可包含存储存储器指针、获取数据等的存储器寄存器。本地存储器119还可包含用于存储微代码的只读存储器(rom)。尽管图1中的实例存储器子系统110已被说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110可不包含存储器子系统控制器115，而是可依赖外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
28.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作且可将命令或操作转换为指令或适当命令以实现对存储器装置130的期望存取。存储器子系统控制器115可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ecc)操作、加密操作、高速缓存操作及与存储器装置130相关联的逻辑块地址与物理块地址之间的地址转译。存储器子系统控制器115可进一步包含经由物理主机接口与主机系统120通信的主机接口电路系统。主机接口电路系统可将从主机系统接收的命令转换为存取存储器装
置130的命令指令及将与存储器装置130相关联的响应转换为用于主机系统120的信息。
29.存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含可从存储器子系统控制器115接收地址且解码地址以存取存储器装置130的高速缓存或缓冲器(例如dram)及地址电路系统(例如行解码器及列解码器)。
30.在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。
31.在一些实施例中，存储器操作可包含(但不限于)编程操作(例如写入操作)、读取操作或擦除操作。在一些实施例中，编程操作可包含多个子操作，例如编程子操作、读取子操作及验证子操作。编程子操作将数据编程到存储器单元。待编程数据也可存储于存储器装置130的一或多个寄存器中。读取操作读取在存储器单元处编程的数据。验证操作确认输入数据在存储器单元处适当编程(例如写入)。举例来说，为了执行验证操作，比较来自读取操作的读取数据与存储于寄存器中的原始数据。
32.在一些实施例中，存储器子系统110包含rc时间常数管理器113。在一些实施例中，存储器子系统控制器115的rc时间常数管理器113执行本文中描述的操作。在一些实施例中，本地媒体控制器135的rc时间常数管理器113执行本文中描述的操作。在一些实施例中，存储器子系统控制器115的rc时间常数管理器113及本地媒体控制器135一起工作以香料本文中描述的操作。在一些实施例中，计算机环境的任何组件可包含rc时间常数管理器113。举例来说，rc时间常数管理器113可为主机系统120、存储器装置140、存储器装置130或操作系统(os)(例如主机系统120的os)的部分。在另一实例中，存储器子系统控制器115可包含处理器117(处理装置)，其经配置以执行存储于本地存储器119中的用于执行本文中描述的操作的指令。
33.在一些实施例中，存储器装置130可包含驱动器电路118(本文中也称为“驱动器”)、解码器电路124(本文中也称为“解码器”)及rc传感器电路122中的一或多者。在一些实施例中，rc传感器电路122可为驱动器电路118的部分。在一些实施例中，存储器装置130可包含一或多个电子电路线137，例如字线。字线可涉及存储器装置的一或多行存储器单元，其与一或多个位线一起使用以产生存储器单元中的每一者的地址。驱动器电路118、解码器电路124、rc传感器电路122、电子电路线137及rc时间常数管理器113关于下图进一步描述。图1的组件用于帮助描述下图。
34.应注意，本公开的方面为了说明而非限制而关于存储器子系统110及存储器装置130描述。应注意，本公开的方面可应用于任何电子电路线，包含含于任何类型的电子装置中或耦合到任何类型的电子装置的电子电路线，例如(但不限于)存储器装置130、存储器装置140及处理装置。另外，为了说明而非限制，rc时间常数管理器113被说明为存储器子系统控制器115及存储器装置130的部分，且可为例如在处理装置处执行的另一组件或独立模块的部分。下文描述关于rc时间常数管理器113的进一步细节。
35.图2是说明根据本公开的一些实施例的rc传感器电路及实例电子电路线的图。图200说明rc传感器电路222(本文中也称为“rc传感器”)及电子电路线237。
36.电子电路线237由阻容网络表示。rc网络中说明的电阻器及电容器可包含电子电路线237的寄生电阻、电子电路线237的寄生电容、电子电路线237的电子组件的电阻或电子电路线237的电子组件的电容中的一或多者。
37.在一些实施例中，电子电路线237具有包含两个端(近端(例如源端)及与远端相对的远端(例如负载端))的物理布局。远端可为与近端相距任何距离或长度的电子电路线237处的某一点。举例来说，电子电路线237可为存储器装置130的字线。字线可包含耦合到驱动器电路218的第一端(例如近端)。第一端可与存储器装置130的字线的初始存储器单元相关联。第二端(例如远端)可为字线中与第一端相距一最远距离(或长度)的部分。第二端可与存储器装置130的字线的最后一个存储器单元相关联。
38.在一些实施例中，近端由信号驱动，例如驱动电压或电流240。举例来说，可将输入电压(例如vin)供应到驱动器电路218的输入，且驱动器电路218的输出基于输入电压将电子电路线237驱动到某一驱动电压。电流240表示将电子电路线237驱动到驱动电压的电流。在本实例中，驱动器电路218将电子电路线237驱动到等于输入电压的电压。
39.由于电子电路线237的电阻及电容，电子电路线237的远端处的信号延迟(例如rc延迟)。举例来说，电子电路线237的近端处的电压(例如vnear)可几乎瞬间驱动到驱动电压，但由于rc延迟，电子电路线237的远端处的电压(例如vfar)更缓慢地驱动到驱动电压。一端(例如近端)处的输入与另一端(例如远端)处的输出之间的信号延迟可称为rc延迟。如上所述，rc延迟可由rc时间常数(以秒为单位)特性化。rc时间常数等于电路电阻与电路电容的乘积，且指示通过电阻器将电容器从零伏初始电压充电到施加直流(dc)电压的电压值的约63.2％的时间。
40.在一些实施例中，电子电路线237的远端无法测量。举例来说，字线的远端可不具有可供探针接取的导电垫或不具有到可测量字线的远端处的电压(vfar)的电子电路的电耦合。
41.在一些实施例中，rc传感器电路222可用于提取rc时间常数且估计电子电路线237的rc延迟。在一些实施例中，在电子电路线237处驱动的电流240的代表性副本(下文中称为电流242的代表性副本)在rc传感器电路222处驱动。电流242的代表性副本可近似表示(或大体上类似于)在任何给定时间在电子电路线237处驱动的电流240。电流242的代表性副本在近似表示电流240时的准确度可基于设计考虑。举例来说，所估计rc大致与电流242的代表性副本的准确度线性成比例。如果所估计rc时间常数的容许误差为10％，那么电流242的代表性副本的准确度可等于或大于90％。在一些实施例中，驱动器电路218可驱动电子电路线237及rc传感器电路222两者。举例来说，驱动器电路218可在电子电路线237处供应电流240且在rc传感器电路222处供应电流242的代表性副本。在一些实施例中，驱动器电路218可包含电流镜电路。电流镜电路可通过对rc传感器电路222提供电流242的代表性副本来对电子电路线237及镜电流240供应电流240。如所说明，两个p沟道金属氧化物半导体(pmos)晶体管各自表示电流镜电路的一半。pmos晶体管的栅极经耦合且两个pmos晶体管响应于施加输入电压(vin)而导通。在一些实施例中，可实施各种技术来减少电流镜的电流失配。举例来说，晶体管可为长沟道装置或经匹配(例如，布局匹配)以减少电流失配。
42.应注意，驱动器电路218仅供说明而非限制。在其它实施例中，驱动器电路可实施为提供电流240及电流242的代表性副本的不同电路类型。在其它实施例中，单独驱动器电路可分别用电流240及电流242的代表性副本驱动电子电路线237及rc传感器电路222。
43.在一些实施例中，rc传感器电路222可包含积分电容器244。在一些实施例中，电流242的代表性副本可在积分电容器244处积分。积分电容器244可具有两个端子。一个端子耦
合到驱动器电路218的输出。另一端子可耦合到接地电势，例如装置接地或大地接地。
44.在一些实施例中，rc传感器电路222可包含放大器246。在一些实施例中，放大器246可包含单位增益放大器。在其它实施例中，放大器246可包含以任何因子放大接收信号的放大器。在一些实施例中，放大器246包含输入及输出。放大器246的输入可耦合到积分电容器244及驱动器电路218的输出。放大器246的输出可经由开关248耦合到采样电容器250。在一些实施例中，放大器246可隔离放大器246的输入侧处的信号与放大器246的输出侧处的信号。在一些实施例中，放大器246放大存储于积分电容器244处的电压(例如vx)以在放大器246的输出处产生对应电压。
45.在一些实施例中，rc传感器电路222包含采样电路以对存储于积分电容器244处的信号(例如电压(vx))进行采样。采样电路可在不同时间对信号进行采样，使得可在不同时间对在不同时段内产生的在积分电容器处244处产生的信号进行采样。在一些实施例中，采样电路包含开关248及采样电容器250。开关248可为响应于施加电压而断开(例如，所说明)及闭合的电压控制开关。在一些实施例中，开关248可包含互补金属氧化物半导体(cmos)开关或其它类型的开关。开关248可包含至少两个端子。一个端子可耦合到放大器246的输出。另一端子可耦合到采样电容器250的端子。在一些实施例中，采样电容器250可包含两个端子。一个端子可耦合到开关248及模/数转换器(adc)252的端子。另一端子可耦合到接地电势。
46.在一些实施例中，开关248可经控制使得来自放大器246的输出的放大信号可存储于采样电容器250处。举例来说，在第一时段(例如0到2微秒(μs))内，电压可响应于由电流242的代表性副本充电而在积分电容器244处产生。例如，在第一时段内产生的电压(vx)可为在积分电容器244处产生稳态电压之前的电压(例如，瞬态)。在一些实施例中，为了对存储于积分电容器244处的电压(vx)进行采样，开关248可闭合且使得放大器246将采样电容器250充电到表示在特定时间存储于积分电容器244处的电压(例如vx)的电压(例如vsmpl)。当期望电压(例如vsmpl)存储于采样电容器250处时，开关248可断开。在一些实施例中，可重复上述操作以对另一电压进行采样。举例来说，在第二时段(例如0到20μs)内，新更高电压可响应于由电流242的代表性副本充电而在积分电容器244处产生。例如，在第二时段内在积分电容器244处产生的电压(vx)可达到稳态电压。开关248可闭合且放大器246将采样电容器250充电到表示在第二时段内在积分电容器244处产生的电压(vx)的新电压。应注意，第一时段及第二时段可重叠。
47.在一些实施例中，rc传感器电路222可包含adc 252。adc 252可包含输入及输出。输入可耦合到采样电容器250且输出可耦合到查找表(lut)256。adc 252可将模拟信号转换为数字代码。在一些实施例中，采样电容器250处的采样电压可由adc 252转换为数字代码。举例来说，表示在第一时段内产生的积分电容器244处的电压(例如vx)的第一采样电压可由adc 252变换为第一数字代码。表示在第二时段内产生的积分电容器244处的电压的第二采样电压可由adc 252变换为第二数字代码。
48.在一些实施例中，两个采样电压(例如vsmpl)的比率指示电子电路线237的rc时间常数。在一些实施例中，比率可为相应数字代码的比率254。等式1说明比率与rc时间常数的关系。“r”表示比率，“v
x
(t)”表示在特定时间在积分电容器244处的电压，“t
1”及“t
2”表示两个不同时间或时段，且rc表示电子电路线237的rc时间常数的集中估计。
[0049][0050]
在一些实施例中，比率254可用作到查找表(lut)256中的输入。鉴于电子电路线237的提取rc时间常数，lut 256可将比率254映射到用于驱动电子电路线237的操作电压258。举例来说，可经由测试或模拟将不同比率映射到电子电路线237的不同rc时间常数或rc延迟。利用估计rc时间常数，比率可进一步映射到操作电压，操作电压可在期望时间量内将电子电路线237充分驱动到特定电压。lut 256可存储将确定比率映射到对应操作电压的信息。操作电压可为用于驱动电子电路线237执行特定操作的电压。
[0051]
在一些实施例中，操作电压可表示用于驱动电子电路线237的过驱动电压。在一些实施例中，操作电压可与电压微调或编程时间中的一或多者相关联。电压微调可指代可识别驱动电子电路线237的电压电平的数字代码。在一些实施例中，编程时间可指示电子电路线237将以由电压微调识别的电压电平驱动的时长。举例来说，电压微调可识别操作电压为5v且编程时间为10us。电子电路线237可以5v驱动10us(例如，此后电压可减小到2.5v的原始操作电压)。
[0052]
在说明性实例中，电子电路线237是存储器装置130的字线。字线的rc可使用上述操作估计。采样电压的比率可用作lut 256的输入。lut 256的输出可在存储器装置130的字线处提供用于执行存储器操作(例如编程操作或读取操作)的微调电压及编程时间。可对存储器装置130的一或多个字线重复操作。
[0053]
在一些实施例中，电子电路线237及rc传感器电路222的一或多个组件可为电子装置的部分。在其它实施例中，电子电路线237及rc传感器电路222的一或多个组件可为不同电子装置的部分。在一些实施例中，rc传感器电路222的一或多个组件可为不同电子装置或相同电子装置的部分。在说明性实例中，电子电路线237、驱动器电路218、积分电容器244、放大器246、开关248及采样电容器250可在电子电路上，且adc 252及lut 256可为一或多个不同电子电路的部分。
[0054]
图3说明根据本公开的一些实施例的电压波形图，其说明电子电路线及rc传感器电路处的实例波形。图2的组件用于帮助说明图3。
[0055]
波形图300展示vnear 305、vfar 310、vx 315及vsmpl 320的波形。上述电压对应于图2中展示的电压及节点。应注意，电子电路线237的vnear 305非常快速地达到稳态电压，且电子电路线237的vfar 310由于电子电路线237的rc延迟而延迟达到稳态电压。如所说明，rc传感器电路222的积分电容器244处的vx 315的电压波形类似于vfar 310的电压波形，且模仿电子电路线237的rc延迟。vsmpl 320在两个不同时间(例如t1及t2)展示vx 315的两个样本。
[0056]
图4是说明根据本公开的一些实施例的用于在多个电子电路线处实施rc传感器电路的电路系统的框图。图400包含电子电路，其包含驱动器电路418、解码器424及多个电子电路线437a到437n(也统称为“电子电路线437”)。在一些实施例中，驱动器电路418可包含rc传感器电路422。在其它实施例中，rc传感器电路422可与驱动器电路418分离。在当前实例中，驱动器电路418、解码器424及电子电路线237是电子装置430的部分。在其它实施例中，驱动器电路218、解码器424或电子电路线237中的一或多者可为一或多个不同电子装置的部分。举例来说，电子电路线237可含于离散半导体封装中且驱动器电路218及解码器424
可含于一或多个不同离散半导体封装中。
[0057]
在一些实施例中，可通过实施解码器424来针对不同电子电路线437提取(例如估计)rc时间常数。例如，解码器424可经操作以选择第一电子电路线，例如电子电路线437a。可如本文中描述那样执行用于确定指示电子电路线437a的rc时间常数的比率的操作。可基于比率选择适当操作电压，且可使用所选择操作电压在电子装置430上电子电路线437a处执行操作。解码器424可选择第二电子电路线，例如电子电路线437b(未展示)。可执行用于确定指示电子电路线437b的rc时间常数的比率的操作。可基于新比率选择适当操作电压，且可使用所选择操作电压在电子装置430上电子电路线437b处执行操作。
[0058]
在其它实施例中，可实施多个rc传感器电路或多个解码器中的一或多者以并行执行电子电路线的rc时间常数提取。
[0059]
图5是说明根据本公开的一些实施例的rc传感器电路及实例电子电路线的图。图500说明rc传感器电路522及电子电路线537。rc传感器电路522的一些组件类似于图2的rc传感器电路222的组件且为清楚起见，将不再关于图5进行描述。电子电路线537的组件类似于图2的电子电路线237的组件且为清楚起见，将不再关于图5进行描述。
[0060]
rc传感器电路522包含采样电路，其包含多个采样电容器550a到n、采样电容器550a到n之前的多个开关548a到n及采样电容器550a到n之后的多个开关560a到n。采样电路的每一行(例如开关548a、采样电容器550及开关560a)可在不同时间对积分电容器(cx)处的电压(例如vx)进行采样。在一些实施例中，采样时间可相对接近，使得可在电压(例如vx)达到稳态电压之前对积分电容器处的电压(例如vx)进行多次采样。多个采样电压可存储于相应采样电容器550a到n处。因此，所存储电压可通过操作开关560a到n来以串行方式发送到adc。在一些实施例中，采样电压中的至少一者可为处于或接近稳态电压(例如，t非常大)的电压(vx)。
[0061]
在一些实施例中，多个采样电压可用于产生多个比率。举例来说，可在采样电压中的每一者与最后一个采样电压(例如处于或接近稳态电压的采样电压)之间产生比率。比率可用作拟合曲线中的点。可使用一或多种最佳拟合曲线技术，例如最佳最小二乘曲线拟合。可从拟合曲线推断rc时间常数。
[0062]
图6是根据本公开的实施例的提取电子电路线的rc时间常数的实例方法的流程图。方法600可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法600由图1的rc时间常数管理器113执行。尽管依特定序列或顺序展示，但除非另有指定，否则可修改操作的序列或顺序。因此，所说明实施例应仅被理解为实例，且所说明操作可依不同顺序执行，且一些操作可并行执行。另外，在各种实施例中可省略一或多个操作。因此，并非在每个实施例中需要所有操作。其它过程流程是可能的。在一些实施例中，可执行相同、不同、更多或更少操作。
[0063]
在操作605，处理逻辑使用电流的代表性副本将电子装置的阻容(rc)传感器驱动到驱动电压。电流可驱动电子装置的电子电路线。rc传感器电路可对指示电子电路线的rc时间常数的电压进行采样。
[0064]
在一些实施例中，电子电路线包含第一端及与第一端相对的第二端。驱动器电路耦合到第一端以使用电流将第二端驱动到驱动电压。第二端无法用于测量驱动电压。
[0065]
在操作610，处理逻辑使用电流将电子装置的电子电路线驱动到驱动电压。在一些实施例中，处理逻辑在驱动rc传感器电路之同时驱动电子电路线。在其它实施例中，处理逻辑不同时驱动电子电路线及rc传感器电路。在其它实施例中，处理逻辑不驱动电子电路线。
[0066]
在操作615，处理逻辑在第一时段内对rc传感器电路的积分电容器处的电流的代表性副本进行积分以产生第一代表性电压。
[0067]
在操作620，处理逻辑通过对在rc传感器电路处产生的第一代表性电压进行采样来确定第一采样电压。可至少部分通过在第一时段内用电流的代表性副本驱动rc传感器电路来执行对第一代表性电压进行采样。代表性电压可表示在电子电路线的远端处产生的电压。
[0068]
在操作625，处理逻辑在第二时段内对rc传感器电路的积分电容器处的电流的代表性副本进行积分以产生第二代表性电压。在一些实施例中，第二时段与第一时段重叠。
[0069]
在一些实施例中，为了通过对在rc传感器电路处产生的第一代表性电压进行采样来确定第一采样电压，处理逻辑可放大积分电容器处的第一代表性电压以在rc传感器电路的采样电容器处产生第一采样电压。
[0070]
在一些实施例中，为了通过对在rc传感器电路处产生的第二代表性电压进行采样来确定第二采样电压，处理逻辑可放大积分电容器处的第二代表性电压以在rc传感器电路的采样电容器处产生第二采样电压。
[0071]
在操作630，处理逻辑通过对在rc传感器电路处产生的第二代表性电压进行采样来确定第二采样电压。可至少部分通过在第二时段内用电流的代表性副本驱动rc传感器电路来执行对第二代表性电压进行采样。第一采样电压与第二采样电压的比率指示电子电路线的rc时间常数。
[0072]
在一些实施例中，将第一采样电压转换为表示第一采样电压的第一数字代码。将第二采样电压转换为表示第二采样电压的第二数字代码。使用第一数字代码及第二数字代码来确定第一采样电压与第二采样电压的比率。
[0073]
在一些实施例中，比率映射到微调电压(例如操作电压)，微调电压经选择以鉴于电子电路线的rc时间常数来驱动电子电路线。在一些实施例中，电子电路线包含存储器装置的字线。微调电压经选择以在存储器操作执行时驱动字线。
[0074]
在操作635，处理逻辑使用从多个操作电压选择的操作电压在电子装置的电子电路线处执行操作。可基于指示电子电路线的rc时间常数的比率来选择操作电压。
[0075]
图7说明计算机系统700的实例机器，在计算机系统500内可执行用于致使机器执行本文中论述的方法中的任何一或多者的一组指令。在一些实施例中，计算机系统700可对应于主机系统(例如图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的rc时间常数管理器113的操作)。在替代实施例中，机器可连接(例如，联网)到lan、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中操作为对等机器，或在云计算基础设施或环境中操作为服务器或客户端机器。
[0076]
机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥或能够执行指定由机器采取的动作的一组指
令(循序或以其它方式)的任何机器。此外，虽然说明单个机器，但术语“机器”应被认为也包含机器的任何集合，其个别地或共同地执行一组(或多组)指令以执行本文中论述的方法中的任何一或多者。
[0077]
实例计算机系统700包含处理装置702、主存储器704(例如只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器706(例如快闪存储器、静态随机存取存储器(sram)等)及数据存储系统718，其经由总线730彼此通信。
[0078]
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、或实施其它指令集的处理器或实施指令集组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或类似者。处理装置702经配置以执行用于执行本文中论述的操作及步骤的指令726。计算机系统700可进一步包含用于通过网络720进行通信的网络接口装置708。
[0079]
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体)，其上存储体现本文中描述的方法或功能中的任何一或多者的一或多组指令726或软件。指令726也可在其由计算机系统700执行期间完全或至少部分驻留于主存储器704内及/或处理装置702内，主存储器704及处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718及/或主存储器704可对应于图1的存储器子系统110。
[0080]
在一个实施例中，指令726包含用于实施对应于图1的rc时间常数管理器113的功能性的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令供机器执行且致使机器执行本公开的方法中的任何一或多者的任何媒体。因此，术语“机器可读存储媒体”应被认为包含(但不限于)固态存储器、光学媒体及磁性媒体。
[0081]
已根据对计算机存储器内的数据位的操作的算法及符号表示来呈现前述详细描述的一些部分。这些算法描述及表示是由数据处理领域的技术人员用于向所属领域的其它技术人员最有效传达其工作实质的方式。算法在此处通常被认为是导致期望结果的自洽操作序列。操作是需要物理量的物理操纵的操作。通常但不一定，这些量采用能够被存储、组合、比较及以其它方式操纵的电或磁信号的形式。有时已证明，主要出于通用原因，将这些信号称为位、值、元素、符号、字符、项、数字或类似者是方便的。
[0082]
然而，应牢记，所有这些及类似术语应与适当物理量相关联且仅为应用于这些量的方便标签。本公开可指代计算机系统或类似电子计算装置的动作及过程，计算机系统或类似电子计算装置将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
[0083]
本发明还涉及用于执行本文中的操作的设备。此设备可经特定构造用于预期目的，或其可包含由存储于计算机中的计算机程序选择性激活或重新配置的通用计算机。此计算机程序可存储于计算机可读存储媒体中，例如(但不限于)任何类型的磁盘(包含软盘、
光盘、cd-rom及磁光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
[0084]
本文中提出的算法及显示不与任何特定计算机或其它设备固有相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造更专用设备来执行方法是方便的。各种这些系统的结构将如下文描述中阐述那样出现。另外，本公开未参考任何特定编程语言描述。应了解，可使用各种编程语言来实施本文中描述的本公开的教示。
[0085]
本公开可被提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以可由机器(例如计算机)读取的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
[0086]
词语“实例”或“示范性”在本文中用于意味着用作实例、例子或说明。本文中描述为“实例”或“实例性”的任何方面或设计不一定解释为好于或优于其它方面或设计。确切来说，词语“实例”或“示范性”的使用希望以具体方式呈现概念。如本技术案中使用，术语“或”希望意味着包含性“或”而非排他性“或”。即，除非另有说明或从上下文清楚看出，“x包含a或b”希望意味着自然包含性排列中的任何者。即，如果x包含a，x包含b，或x包含a及b两者，那么在前述例子中的任何者下满足“x包含a或b”。另外，本技术案及所附权利要求书中使用的冠词“一”通常可被解释为意味着“一或多个”，除非另有说明或从上下文清楚指向单数形式。此外，贯穿全文使用的术语“实施方案”或“一个实施方案”或“实施例”或“一个实施例”或类似者不希望意味着相同实施方案或实施方案，除非如此描述。本文中描述的一或多个实施方案或实施例可组合于特定实施方案或实施例中。本文中使用的术语“第一”、“第二”、“第三”、“第四”等意味着用于区分不同元件的标签且不一定具有根据其数字名称的序数含义。
[0087]
在前述说明中，已参考本公开的特定实例实施例描述本公开的实施例。显而易见，在不脱离所附权利要求书中阐述的本公开的实施例的更广精神及范围的情况下，可对其进行各种修改。因此，说明书及图式应被认为意在说明而非限制。