像素结构和显示面板的制作方法

1.本技术涉及显示技术领域，尤其是涉及像素结构和显示面板。


背景技术：

2.现今，在lcd(liquid crystal display，液晶显示器)的大视角下通常会发生严重的色偏现象，且这种状况在va(vertical alignment，垂直配向)型的lcd中尤为明显，va模式液晶显示器由于在不同视野角下，液晶分子双折射率差异较大，所以色偏现象比较严重。
3.而现有技术一般是通过采用多畴显示的像素设计来改善lcd大视角下的色偏，且像素设计多采用8畴设计，以将像素设置为主区(main)像素电极和次区(sub)像素电极，每一区分别包括4畴，并分别通过不同的薄膜晶体管来控制主区像素电极和次区像素电极，进而分别给主区像素电极和次区像素电极提供不同的驱动电压，使主区像素电极和次区像素电极的液晶产生不同的转动行为，从而对大视角下的伽马特性进行混合补偿来达到改善色偏的目的。
4.然而，在现有的这种像素结构中，为满足分别给主区像素电极和次区像素电极提供不同的驱动电压的需求，一个像素电极通常需要至少三个薄膜晶体管，以致其控制电路相较更为复杂。且还需通过共享电极线的电压来调控主区像素电极和次区像素电极的亮度差异，以增强显示的对比度，但由于共享电极线以及公共电极将占用像素的开口区，进而又会降低像素的开口率。


技术实现要素：

5.本技术主要解决的技术问题是提供像素结构和显示面板，旨在解决现有技术中的像素结构的像素控制电路相较复杂，像素开口率较低的问题。
6.为解决上述技术问题，本技术采用的第一技术方案是提供一种像素结构，包括数据线、第一扫描线、第二扫描线以及像素电极，像素电极包括主像素电极以及次像素电极，其中，该像素结构还包括第一薄膜晶体管和第二薄膜晶体管，第一扫描线连接第一薄膜晶体管的第一端和第二薄膜晶体管的第一端，数据线连接第一薄膜晶体管的第二端和第二薄膜晶体管的第二端，第一薄膜晶体管的第三端连接主像素电极，第二薄膜晶体管的第三端连接次像素电极，次像素电极的部分覆盖第二扫描线的部分，以形成耦合电容。
7.其中，第二扫描线上还形成有延伸部，延伸部朝远离第一扫描线的方向延伸，次像素电极的部分覆盖到延伸部。
8.其中，延伸部位于相邻两条数据线之间。
9.其中，在第二扫描线与次像素电极之间还形成有增强层，次像素电极与增强层连接，增强层与第二扫描线之间形成耦合电容。
10.其中，像素结构还包括第一绝缘层，第一绝缘层设置在次像素电极和增强层之间，第一绝缘层上设有连接过孔，次像素电极通过连接过孔连接增强层。
11.其中，增强层和数据线位于同一层。
12.其中，第一薄膜晶体管和第二薄膜晶体管设置于第一扫描线的同侧。
13.其中，主像素电极和次像素电极设置于第一扫描线的同侧。
14.其中，主像素电极和次像素电极分别设置于数据线的相对两侧，且均连接于第一扫描线。
15.为解决上述技术问题，本技术采用的第二技术方案是提供一种显示面板，包括阵列基板、液晶层以及彩膜基板，液晶层设置于阵列基板与彩膜基板之间，阵列基板上设有像素结构，其中，像素结构为如上任一项所述的像素结构。
16.本技术的有益效果是：区别于现有技术，本技术提供的像素结构包括数据线、第一扫描线、第二扫描线、像素电极、第一薄膜晶体管以及第二薄膜晶体管，且像素电极进一步包括主像素电极以及次像素电极，第一扫描线连接第一薄膜晶体管的第一端和第二薄膜晶体管的第一端，数据线连接第一薄膜晶体管的第二端和第二薄膜晶体管的第二端，第一薄膜晶体管的第三端连接主像素电极，第二薄膜晶体管的第三端连接次像素电极，而部分次像素电极覆盖部分第二扫描线，以能够对应形成耦合电容，从而使第二扫描线能够通过耦合电容对次像素电极充放电，以对次像素电极的电位进行调整，而实现主像素电极和次像素电极电压的不同，进而极大地简化了像素的驱动控制电路，以有效降低扫描线加载信号的操作频率，同时还可以提高像素结构的开口率。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1是本技术像素结构第一实施例的结构示意图；
19.图2是图1中像素结构中的一个子像素的等效电路图；
20.图3是图1中像素结构中的一个子像素在一具体应用场景中的电压时序控制示意图；
21.图4是本技术像素结构第二实施例的结构示意图；
22.图5是本技术显示面板一实施例的结构示意图。
23.附图标记说明：
24.10、20-像素结构；11、21-数据线；12、22-第一扫描线；13、23-第二扫描线；14、24-像素电极；141、241-主像素电极；142、242-次像素电极；15、25-第一薄膜晶体管；16、26-第二薄膜晶体管；17、27-公共电极；18、28-第一过孔；19、29-第二过孔；210-连接过孔；111-耦合电容；112-第一电容；113-第二电容；114-第三电容；115-第四电容；30-显示面板；31-阵列基板；32-液晶层；33-彩膜基板。
具体实施方式
25.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，均属于本技术保护的范围。
26.在本技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
27.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
28.应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
29.请参阅图1，图1是本技术像素结构一实施例的结构示意图。在本实施例中，该像素结构10包括：数据线11、第一扫描线12、第二扫描线13、像素电极14、第一薄膜晶体管15以及第二薄膜晶体管16。
30.其中，本实施例中的像素结构10具体可以是液晶显示面板中的一基本像素构成单元，以能够设于阵列基板上，并与液晶层、彩膜基板、背光模组等其他任意合理的功能单元相互配合，而进行相应的画面显示。
31.可理解的是，液晶显示面板通常是由两片玻璃基板相互贴合而成，进而在两片玻璃基板之间灌入液晶，并分别在两片玻璃基板的相对内侧设置像素结构10，以能够利用电压场强来控制液晶分子的旋转方向，将背光模组的光折射出来而产生画面。
32.其中，该像素结构10具体包括有多条数据线11和多条扫描线，以能够分别向多个子像素输入相应的数据信号和扫描信号，以驱动多个子像素进行相应的画面显示。
33.可理解的是，第一扫描线12和第二扫描线13即为其中任意相邻的两个扫描线，而能够分别对同一子像素施加影响。且具体是第二扫描线13输入扫描信号的时序在第一扫描线12输入扫描信号的时序之后。
34.由前述可知，现有的lcd的一般是通过采用多畴显示的像素设计来改善其大视角下的色偏，且像素设计多采用8畴设计，以将像素设置为主区(main)像素电极14和次区(sub)像素电极14，每一区分别包括4畴。而本实施例中的像素电极14也具体是采用同样的像素结构，而对应包括主像素电极141以及次像素电极142，且具体是通过第一薄膜晶体管15和第二薄膜晶体管16来控制主像素电极141以及次像素电极142，进而分别给主像素电极141以及次像素电极142提供不同的驱动电压，使主区像素电极14和次区像素电极14的液晶产生不同的转动行为，从而对大视角下的伽马特性进行混合补偿来达到改善色偏的目的。
35.具体地，如图2所示，图2是图1中像素结构中的一个子像素的等效电路图，像素结构10中的第一扫描线12具体连接第一薄膜晶体管15的第一端和第二薄膜晶体管16的第一端，而数据线11连接第一薄膜晶体管15的第二端和第二薄膜晶体管16的第二端，第一薄膜晶体管15的第三端连接主像素电极141，第二薄膜晶体管16的第三端连接次像素电极142。
36.其中，次像素电极142的部分覆盖第二扫描线13的部分，也即次像素电极142与第
二扫描线13间隔设置，且次像素电极142的其中一部分在第二扫描线13所在平面上的投影与第二扫描线13部分重合，以能够通过次像素电极142与第二扫描线13间隔重合的部分进行耦合，而对应形成耦合电容111。
37.可理解的是，如图3所示，图3是图1中像素结构中的一个子像素在一具体应用场景中的电压时序控制示意图，由于第一扫描线12和第二扫描线13对应输入扫描信号的时序差异，在第一薄膜晶体管15和第二薄膜晶体管16同步导通时，第一扫描线12将首先对主像素电极141和次像素电极142充电，随后第一薄膜晶体管15和第二薄膜晶体管16又将同步关闭，并在关闭后，第二扫描线13能够通过耦合电容111对次像素电极142的电位进行调整，以实现主像素电极141和次像素电极142不同的电压，而无需借助于share bar(共享电极)信号线及其连接的共享薄膜晶体管(share-tft)向像素电路中输入公共电压，以调节次像素区域的充电率，进而使主像素区域与次像素区域具有不同的充电率的方式，使主像素电极141和次像素电极142具有不同的电压。
38.其中，主像素电极141和次像素电极142不同的电压还可以通过第二扫描线13和次像素电极142之间对应形成的耦合电容111的大小来调控，以能够满足不同的实际场景中改善色偏的需求。
39.上述方案，像素结构10包括数据线11、第一扫描线12、第二扫描线13、像素电极14、第一薄膜晶体管15以及第二薄膜晶体管16，且像素电极14进一步包括主像素电极141以及次像素电极142，第一扫描线12连接第一薄膜晶体管15的第一端和第二薄膜晶体管16的第一端，数据线11连接第一薄膜晶体管15的第二端和第二薄膜晶体管16的第二端，第一薄膜晶体管15的第三端连接主像素电极141，第二薄膜晶体管16的第三端连接次像素电极142，而部分次像素电极142覆盖部分第二扫描线12，以能够对应形成耦合电容111，从而使第二扫描线12能够通过耦合电容111对次像素电极142充放电，以对次像素电极142的电位进行调整，而实现主像素电极141和次像素电极142电压的不同，进而极大地简化了像素的驱动控制电压，以有效降低扫描线加载信号的操作频率。且采用耦合电容111实现主像素电极141和次像素电极142电压的不同，便无需另外再设置共享电极线对应输入公共电压，从而还能够有效提高像素结构10的开口率。
40.在一实施例中，第二扫描线13上还形成有延伸部(图未示出)，且该延伸部具体是朝远离第一扫描线12的方向延伸，而由于次像素电极142的部分覆盖，以有效增大次像素电极142与第二扫描线13间隔重合的正对面积，进而能够增大二者对应形成的耦合电容111的容值，实现更好的驱动控制效果。
41.进一步地，该延伸部具体是位于相邻两条数据线11之间。
42.在一实施例中，第一薄膜晶体管15和第二薄膜晶体管16具体是设置于第一扫描线12的同一侧。
43.在一实施例中，主像素电极141和次像素电极142具体是设置于第一扫描线12的同一侧。
44.进一步地，主像素电极141和次像素电极142分别设置于数据线11的相对两侧，也即主像素电极141和次像素电极142具体是横向并排布置，且均连接于第一扫描线12，以方便于每一次像素电极142朝远离第一扫描线12的方向延伸。
45.在一实施例中，该像素结构10具体包括第一金属层(图未标出)和第二金属层(图
未标出)，且第一金属层具体包括第一薄膜晶体管15的栅极、第二薄膜晶体管16的栅极以及公共电极17，而第二金属层对应包括第一薄膜晶体管15的源极或漏极、第二薄膜晶体管16的源极或漏极。
46.在一实施例中，第一金属层还包括第一扫描线12，而第一扫描线12与公共电极17相互绝缘，且第一扫描线12连接第一薄膜晶体管15的栅极和第二薄膜晶体管16的栅极，第一薄膜晶体管15的栅极和第二薄膜晶体管16的栅极连接第一扫描线12，而第一薄膜晶体管15的源极与漏极中的一个连接数据线11，第一薄膜晶体管15的源极与漏极中的另一个连接主像素电极141，第二薄膜晶体管16的源极与漏极中的一个连接数据线11，第二薄膜晶体管16的源极与漏极中的另一个连接次像素电极142。
47.进一步地，像素电极14具体设置在第二金属层远离第一金属层的一侧。
48.在一实施例中，像素结构10还包括第一绝缘层(图未示出)，且该第一绝缘层具体设置在第二金属层和像素电极14之间，而第一绝缘层上设有第一过孔18和第二过孔19，主像素电极141具体是通过第一过孔18与第一薄膜晶体管15的漏极连接，而次像素电极142是通过第二过孔19与第二薄膜晶体管16的漏极连接。
49.又进一步地，第一金属层还包括第二扫描线13，且第二扫描线13与第一扫描线12和公共电极17相互绝缘。
50.在一实施例中，像素结构10还包括第二绝缘层(图未示出)，且该第二绝缘层具体设置在第一金属层和第二金属层之间。
51.在一实施例中，如图2所示，该像素结构10还包括第一电容112和第二电容113，且第一电容112具体为公共电极17和主像素电极141对应形成的存储电容，而第二电容113为公共电极17与次像素电极142对应形成的存储电容。
52.进一步地，该像素结构10还包括第三电容114、第四电容115以及衬底基板，且第三电容114具体为衬底基板和主像素电极141对应形成的存储电容，而第四电容115为衬底基板与次像素电极142对应形成的存储电容。
53.请继续参阅图4，图4是本技术像素结构第二实施例的结构示意图。本实施方式中的像素结构与图1中本技术提供的像素结构第一实施方式的区别在于，在像素结构20中的第二扫描线23与次像素电极242之间还形成有增强层(图未示出)。
54.其中，次像素电极242与增强层相连接，以能够通过增强层与第二扫描线23之间形成耦合电容。
55.可理解的是，因增强层与第二扫描线23之间的间距小于次像素电极242与第二扫描线23之间的间距，以在将次像素电极242与增强层相连接时，便能够有效增大二者对应形成的耦合电容的容值，实现更好的驱动控制效果。
56.在一具体的实施例中，像素结构20还包括第一绝缘层，而该第一绝缘层具体是设置在次像素电极242和增强层之间，且在第一绝缘层上还设有连接过孔210，次像素电极242具体是通过该连接过孔210连接于增强层。
57.进一步地，增强层具体是与数据线21位于同一层，也即同属于第二金属层。
58.其中，在本实施例中，数据线21、第一扫描线22、第二扫描线23、像素电极24、主像素电极241、次像素电极242、第一薄膜晶体管25以及第二薄膜晶体管26、公共电极27、第一过孔28、第二过孔29、耦合电容分别与图1中的数据线11、第一扫描线12、第二扫描线13、像
素电极14、主像素电极141、次像素电极142、第一薄膜晶体管15以及第二薄膜晶体管16、公共电极17、第一过孔18、第二过孔19、相同，具体请参阅图1及相关文字内容，本技术对此不做限定。
59.本技术还提供了一种显示面板，请参阅图5，图5是本技术显示面板一实施例的结构示意图。其中，该显示面板30包括阵列基板31、液晶层32以及彩膜基板33，液晶层32设置于阵列基板31与彩膜基板33之间，阵列基板31上还设有像素结构(图未示出)。需要说明的是，本实施例所阐述的像素结构为上述实施例中任一项所阐述的像素结构10或像素结构20，在此就不再赘述。
60.区别于现有技术，本技术中的像素结构包括数据线、第一扫描线、第二扫描线、像素电极、第一薄膜晶体管以及第二薄膜晶体管，且像素电极进一步包括主像素电极以及次像素电极，第一扫描线连接第一薄膜晶体管的第一端和第二薄膜晶体管的第一端，数据线连接第一薄膜晶体管的第二端和第二薄膜晶体管的第二端，第一薄膜晶体管的第三端连接主像素电极，第二薄膜晶体管的第三端连接次像素电极，而部分次像素电极覆盖部分第二扫描线，以能够对应形成耦合电容，从而使第二扫描线能够通过耦合电容对次像素电极充放电，以对次像素电极的电位进行调整，而实现主像素电极和次像素电极电压的不同，进而极大地简化了像素的驱动控制电路，以有效降低扫描线加载信号的操作频率，同时还可以提高像素结构的开口率。
61.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。