用于串行接口的信号校正的制作方法

1.本技术案涉及用于串行接口的信号校正。


背景技术：

2.存在用于在所连接的装置之间传输串行数据的多种传输协议。此类协议的实例包含displayport标准、高清晰度多媒体接口(hdmi)标准、串行ata标准、外围组件互连高速(pci-e)标准、通用串行总线(usb)标准、hypertransport协议、infiniband协议、xaui协议及以太网协议。这些协议中的每一者随时间演进以包含多代协议，且至少针对一些协议，在每一代协议中包含多个版本。串行接口可根据这些标准中的任一者使用单端或差分信令来实施。此串行接口的实例在图1中展示。
3.串行接口102将上游装置104连接到下游装置106，并使用差分信令来实施，其中串行数据使用指定为dp及dm的相反极性的信号线来表示。尽管许多串行接口是双向的，但为了简单起见，接口102被描绘为单向的。众所周知，随着信号的频率或数据速率及/或传输线的长度增加，经由此接口传输的信号的完整性降低。这可参考图2a及2b来理解。
4.图2a及2b是“眼罩顺从性”测试的表示，其中叠加串行数据流(例如，信号线dp及dm上的信号)的多个、一个单位间隔(ui)信号捕获(一个时钟周期的等效物)。图2a说明测试的通过，其中信号202及204不侵犯眼睛的中间(206)以及眼睛的上方及下方(208及210)的故障区域(罩)的边界。例如，这可能是针对包含非常短的传输线的接口的情况。另一方面，图2b说明测试的失败，其中信号212及214侵犯了罩206的边界。例如，在接口的信号线对于串行数据信号的频率或数据速率来说太长的情况下，可能会发生这种信号退化。
5.串行接口上的信号退化问题通常通过在所连接的装置之间引入一或多个中继器来处置。例如，参见图3的所连接装置304与306之间的中继器302。中继器(例如，重驱动器或重定时器)是在所连接的装置之间传输数据时恢复信号完整性的装置。中继器可包含例如接收器、均衡器及发射器的组件，且可能需要复杂的检测控制，中断所连接的装置之间的通信，引入不期望的延迟，并导致额外的功率消耗及系统成本。


技术实现要素：

6.根据特定类别的实施方案，一种电路包含经配置用于与差分传输线并联连接的接口。所述差分传输线包含第一信号线及第二信号线。边缘校正电路系统经配置以检测所述第一及第二信号线上的信号交叉，且响应于检测到所述信号交叉，在预定时间段内将所述第一及第二信号线中的一者上拉到第一参考电压，并在所述预定时间段内将所述第一及第二信号线中的另一者下拉到第二参考电压。电平校正电路系统经配置以在所述预定时间段之后且在至少一个位持续时间内，将上拉到所述第一参考电压的所述第一及第二信号线中的所述一者上的信号电平提升预定量。
7.根据特定实施方案，所述差分传输线经配置以根据串行数据传输协议操作。所述串行数据传输协议具有与第一操作速度对应的第一操作模式及与第二操作速度对应的第
二操作模式。所述电路包含启用电路系统，其经配置以在所述差分传输线经配置用于所述第一操作模式的情况下启用所述边缘校正电路系统及所述电平校正电路系统，且在所述差分传输线经配置用于所述第二操作模式的情况下停用所述边缘校正电路系统及所述电平校正电路系统。
8.根据更具体的实施方案，所述串行数据传输协议是通用串行总线(usb)2.0协议，且所述第一操作模式是高速操作。
9.根据另一更具体的实施方案，所述启用电路系统经配置以检测所述差分传输线是在所述第一模式还是在所述第二模式下操作，且如果所述差分传输线在所述第一模式下操作，那么产生启用信号。根据甚至更具体的实施方案，所述启用电路系统经配置以参考与所述差分传输线的训练相关联的一或多个信号或参考在所述差分传输线上传输的串行数据来检测所述差分传输线是在所述第一模式还是在所述第二模式下操作。
10.根据另一更具体的实施方案，所述接口在所述第二操作模式期间提供过电压保护。
11.根据这种类别的实施方案的另一特定实施方案，所述预定时间段是可配置的。
12.根据另一特定实施方案，所述预定量是可配置的。
13.根据又一特定实施方案，所述电平校正电路系统经配置以将上拉到所述第一参考电压的所述第一及第二信号线中的所述一者上的所述信号电平提升，直到检测到后续信号交叉。
14.根据另一类别的实施方案，一种传输线包含第一信号线及第二信号线。边缘校正电路系统经配置以检测所述第一及第二信号线上的信号交叉，且响应于检测到所述信号交叉，在预定时间段内将所述第一及第二信号线中的一者上拉到第一参考电压，并在所述预定时间段将所述第一及第二信号线中的另一者下拉到第二参考电压。电平校正电路系统经配置以在所述预定时间段之后且在至少一个位持续时间内，将上拉到所述第一参考电压的所述第一及第二信号线中的所述一者上的信号电平提升预定量。所述边缘校正电路系统及所述电平校正电路系统两者都不中断所述第一及第二信号线上的数据传输。
15.根据特定实施方案，所述传输线经配置以根据串行数据传输协议操作。所述串行数据传输协议具有与第一操作速度对应的第一操作模式及与第二操作速度对应的第二操作模式。所述传输线包含启用电路系统，其经配置以在所述传输线经配置用于所述第一操作模式的情况下启用所述边缘校正电路系统及所述电平校正电路系统，且在所述传输线经配置用于所述第二操作模式的情况下停用所述边缘校正电路系统及所述电平校正电路系统。
16.根据更具体的实施方案，所述串行数据传输协议是通用串行总线(usb)2.0协议，且其中所述第一操作模式是高速操作。
17.根据另一更具体的实施方案，所述启用电路系统经配置以检测所述传输线是在所述第一模式还是在所述第二模式下操作，且如果所述传输线在所述第一模式下操作，那么产生启用信号。根据甚至更具体的实施方案，所述启用电路系统经配置以参考与所述传输线的训练相关联的一或多个信号或参考在所述传输线上传输的串行数据来检测所述传输线是在所述第一模式还是在所述第二模式下操作。
18.根据另一更具体的实施方案，过电压保护电路系统经配置以在所述第二操作模式
期间提供过电压保护。
19.根据这种类别的实施方案的另一特定实施方案，所述预定时间段是可配置的。
20.根据另一特定实施方案，所述预定量是可配置的。
21.根据另一特定实施方案，所述电平校正电路系统经配置以将上拉到所述第一参考电压的所述第一及第二信号线中的所述一者上的所述信号电平提升，直到检测到后续信号交叉。
22.根据另一特定实施方案，所述传输线包含所述边缘校正电路系统的至少一个额外例子及所述电平校正电路系统的至少一个额外例子。
23.可通过参考说明书的其余部分及附图来实现对各种实施方案的性质及优点的进一步理解。
附图说明
24.图1描绘通过差分传输线连接的两个装置。
25.图2a及2b分别说明眼罩顺从性测试的通过及失败。
26.图3描绘通过多个差分传输线及介入中继器连接的两个装置。
27.图4描绘通过具有由本公开启用的相关联的信号校正电路系统的差分传输线连接的两个装置。
28.图5是由本公开启用的信号校正电路系统的特定实施方案的简化示意图。
29.图6是说明由本公开启用的信号校正电路系统的特定实施方案的操作的时序图。
具体实施方式
30.现在将详细参考具体的实施方案。附图中说明这些实施方案的实例。应注意，这些实例出于说明性目的进行描述，并不旨在限制本公开的范围。确切来说，所描述的实施方案的替代物、修改及等效物包含在由所附权利要求界定的本公开的范围内。另外，为了促进对所描述的实施方案的透彻理解，可提供具体细节。本公开的范围内的一些实施方案可在没有这些细节中的一些或所有的情况下实践。进一步来说，为了清楚起见，可能没有详细描述众所周知的特征。
31.本公开描述信号校正电路系统，其在不中断所连接的装置之间的通信的情况下改进通过串行数据接口传输的数据的完整性。根据一些实施方案，信号校正电路系统包含边缘校正电路系统，其加速数据信号的上升及下降边缘。根据一些实施方案，信号校正电路系统还包含升高数据信号的电平的dc补偿电路系统。实例将是启发性的。
32.图4是系统的简化框图，其中信号校正电路系统402改进经由串行接口408在上游装置404与下游装置406之间传输的数据的完整性。与如图3中所描绘的中继器的插入相对照，数据传输线dp及dm到信号校正电路系统402的连接实际上将信号校正电路系统与串行接口并联，从而允许传输线dp及dm在所连接的装置之间保持连续，且因此不会像中继器一样中断数据信号。
33.应注意，取决于接口的传输线的长度及/或特性，此类信号校正电路系统的单个例子可能不足以维持信号完整性。因此，考虑其中可在沿接口的传输线的不同点处集成由本公开启用的信号校正电路系统的多于一个例子的实施方案。
34.如将要讨论的，一种类别的实施方案涉及根据usb 2.0实施的串行接口。然而，应注意，考虑用于usb的其它代及/或版本以及若干其它串行数据协议的实施方案，例如，包含displayport协议、hdmi协议、串行ata协议、pci-e协议、hypertransport协议、infiniband协议、xaui协议及以太网协议及其各种版本中的任一者。
35.还应注意，存在可与由本公开启用的实施方案配合使用的各种差分信令协议，例如，包含差分短截线串联端接逻辑(sstl)、差分高速收发器逻辑(hstl)、低压差分信令(lvds)、差分低压正射极耦合逻辑(lvpecl)及低摆幅差分信令(rsds)以及其它差分数字信令协议。此外，考虑使用单端串行接口协议的实施方案，例如，例如用于pci的低压晶体管-晶体管逻辑(lvttl)及低压互补金属氧化物半导体(lvcmos)，以及其它单端串行接口协议。然而，出于清楚而非限制的目的，应假设使用差分信令。
36.返回参考图4，考虑其中并非传输线408的所有操作模式都需要信号校正电路系统402的实施方案。例如，串行数据协议的特定版本可能具有特征为不同数据速率的多种操作模式。且可能的情况是，传输线408通过一或多个较低数据速率的眼罩顺从性测试，但没有通过一或多个较高数据速率的眼罩顺从性测试。在此类实施方案中，具有基于操作模式启用及停用信号校正电路系统402的能力可能是有用的。
37.因此，根据一些实施方案，速度检测逻辑410检测将用于装置404与406之间的数据传输的数据速率，且取决于所检测的速率，断言或撤销断言启用信号en。根据特定实施方案，数据速率可由逻辑410在链路训练期间“窥探”或“监听”所连接的装置之间的交握信号来检测。然而，应注意，可能会使用其它信息。例如，可能会检测传入数据本身的数据速率。在另一实例中，可使用数据信号的量值或摆动(可能与交握监听结合使用)。更一般来说，可用于识别操作的模式及/或所连接的装置正以其通信的数据速率的任何信息可用于此目的。
38.还应注意，图4仅展示从装置404到装置406的下游传输路径。然而，将理解，上游传输路径可包含用于从装置406到装置404的串行数据传输的大体上相同的电路系统。根据一些实施方案，逻辑410可与信号校正电路系统402集成。替代地，逻辑410可与电路系统402分开实施。此外，信号校正电路系统402及/或逻辑410可不同程度地与串行接口408集成。
39.根据其中串行数据接口408是usb 2.0接口的特定类别的实施方案，信号校正电路系统402经配置以针对接口408的低速及全速操作(即，分别具有1.5及12兆位/秒的最大数据速率)停用，并针对高速操作(即，具有480兆位/秒的最大数据速率)启用。适于在此类实施方案中使用的信号校正电路系统的特定实施方案在图5中展示。
40.图5的信号校正电路系统500包含边缘校正电路系统502及dc补偿电路系统504。如将要讨论的，当启用信号en被断言(例如，高)时，差分信号线dp及dm经由输入开关506及508经连接到电路系统502及504。开关506及508还可在低速及全速操作期间(在此期间无信号校正)提供过电压保护而免受dp及dm上的较高电压。
41.边缘校正电路系统502通过将信号向上或向下拉到在所描绘的实例中所展示为vref及接地的对应参考电压来加速dp及dm上的信号的上升及下降时间。dp上的信号经由开关506以及开关510及512中的一者或另一者上拉或下拉。类似地，dm上的信号经由开关508以及开关514及516中的一者或另一者上拉或下拉。取决于其中部署串行接口的应用，可使用不同的参考电压。当安装串行接口时，可配置参考电压(其可能独立于其它系统电压)。参
考电压的可配置性的合适范围将取决于串行数据协议的代及/或版本以及其中安装接口的应用。在usb 2.0的上下文中，vref的合适的范围的实例约为0.4到0.6伏。
42.在可配置的时间段(例如，小于一个ui)内提供由边缘校正电路系统502进行的信号校正，在此之后由dc补偿电路系统504进行的信号校正接管。由dc补偿电路系统504进行的校正确保dp及dm上的信号电平保持足够高，而不管信号保持在给定状态中的ui的数量。由电路系统504提供的提升量可在安装串行接口时进行配置，例如，基于测量的实际损耗进行配置。可配置性的合适的范围将取决于串行数据协议的代及/或版本以及其中安装接口的应用。usb 2.0的上下文中的合适的范围的实例为0到100mv，例如，以20mv的步长。
43.边缘校正电路系统502操作的时间段由延迟元件518及520确定，且可在安装串行接口时配置。延迟的可配置性的合适的范围将取决于串行数据协议的代及/或版本、其中安装接口的应用以及典型的位或ui持续时间(例如，延迟可与位的特定部分或ui持续时间对应)。在usb 2.0的上下文中，延迟时间的合适的范围的实例约为0.5到1.0ns。通常，由延迟元件518及520引入的延迟将是相同的。然而，考虑其中所述延迟可能是不相同的实施方案。例如，如果由dp及dm引入的损耗不同，那么可能会引入不同的延迟来考虑这一点。
44.现在将参考图6的信号时序图提供对信号校正电路系统500的操作的更详细描述。比较器522及524(其可为包含均衡的差分接收器)检测dp及dm上的信号何时交叉，从而指示差分信号的转变。这导致在dlym或dlyp保持被断言的时间期间(分别由延迟元件520及518确定的520dly或518dly)en_dp_rise或en_dm_rise的断言(取决于哪个信号正在上升)。如可看到的，en_dp_rise的断言导致dp被向上拉到vref(经由开关510)，且dm被向下拉到接地(经由开关516)。类似地，en_dm_rise的断言导致dm被向上拉到vref(经由开关514)，且dp被向下拉到接地(经由开关512)。如上文所提及的，如由与边缘校正电路系统502的另一半相关联的延迟元件所确定，任一信号的断言是临时的。
45.根据特定实施方案且如图6的时序图所说明，比较器522及524经配置具有偏移，使得dp及dm上的信号的交叉被及早检测到。这补偿与比较器本身相关联的延迟。例如，如果比较器的延迟为1ns，那么比较器中的每一者的偏移可经设置使得比较器的输出(例如，outp或outm)在信号实际交叉之前切换0.3ns。
46.在由延迟元件518或520(取决于哪个信号正在上升)确定的延迟之后，被断言的en_dp_rise或en_dm_rise中的任一者被撤销断言，由此停用边缘校正电路系统502。然后，启用dc补偿电路系统504，通过经由开关530或开关532(两个n沟道装置)将dp或dm(取决于哪对信号outp/dlyp或outm/dlym两者被断言)连接到电流源526来提供可配置的电压提升。例如，如果outp及dlyp两者都被断言(且因此dp上的信号被断言足够长)，那么en_dp_dc被撤销断言而接通开关530。类似地，如果outm及dlym两者都被断言，那么en_dm_dc被撤销断言而接通开关532。当dp及dm上的信号转变时，en_dp_dc及en_dm_dc两者都被断言，且电流源526未经连接到dp或dm，而是通过开关534及电阻528将其电流发送到接地，即，由dc补偿电路系统504进行的信号校正被停用，以支持由边缘校正电路系统502进行的信号校正。
47.如上文所提及，由电流源526提供的电压提升可经配置以适合特定应用。且如将参考图5及6以及前述描述所理解的，一旦dc补偿电路系统504被启用，它将继续将其电压提升提供到dp或dm中的一者或另一者，直到下一个信号转变。
48.如所属领域的技术人员将了解的，由本公开启用的信号校正电路系统可经实施以
消耗比典型的中继器更少的功率，且不会中断所连接的装置之间的信号传输。
49.本文所描述的各种实施方案可使用各种标准或专有cmos工艺中的任一者来实施。另外，应注意，考虑可采用更广泛的半导体材料及制造工艺的实施方案，包含例如gaas、sige等。如本文所描述的信号校正电路系统可(但不限于)在软件(非暂时性计算机可读媒体中的目标代码或机器代码)中、在编译的不同阶段中、作为一或多个网表(例如，spice网表)、以模拟语言、以硬件描述语言(例如，verilog、vhdl)、通过一组半导体处理掩模，以及作为部分或完全实现的半导体装置(例如，asic)表示。一些实施方案可为独立的集成电路，而其它者可能与相关联的串行接口集成。
50.所属领域的技术人员将理解，在不脱离本公开的范围的情况下，可对本文描述的实施方案的形式及细节进行更改。另外，尽管已参考各种实施方案描述各种优点、方面及目标，但本公开的范围不应受到此类优点、方面及目标的限制。而是，应参考所附权利要求确定本公开的范围。