一种数据读出电路及存储器的制作方法

1.本发明涉及otp一次性可编程存储器技术领域，具体涉及一种数据读出电路及存储器。


背景技术：

2.otp(one time programmable)是一次性可编程存储器，通常用来存储芯片的信息：如芯片可使用电源电压，芯片的版本号，生产日期。也可以用于存储mem修复数据。otp目前的设计方法主要采用以下三种方案:e-fuse/anti-fuse/i-fuse。e-fuse方案采用熔断金属丝或者熔断金属硅化物以实现一次性编程。anti-fuse方案采用击穿氧化层以实现编程。而i-fuse的方案类似于e-fuse，区别在于它是使编程电流在不达到保险丝熔断点的前提下，使保险丝只发生电迁移而不发生热崩坏，发生电迁移后的保险丝电阻增加，从而识别是否被编程。
3.常见的otp存储器存在的问题主要有：
4.1)、e-fuse的可靠性不能满足现有市场需求
5.主要表现在编程电流不足时，保险丝未能熔断，电阻达不到预期，使数据检测失败。或者熔断后碎片再次发生短路，使得本该有的高电阻达不到，从而导致数据检测失败。
6.2)、i-fuse的合适编程电流没有，或者可用的编程电流范围很窄
7.e-fuse和i-fuse如图1所示，图1中的横坐标为电压值，纵坐标为电流值；当电压增大到左边虚线处，电流电压关系由线性开始往非线性变化，这时保险丝开始发生电迁移，其进入到了i-fuse的状态。随着电压的继续升高，保险丝因为过大的电流开始产生大量的焦耳热，在右边虚线处产生的焦耳热大于能散发的热量时，保险丝开始熔断，这时保险丝进入到了 e-fuse状态，并且保险丝电阻开始急剧增加。由于材料散热性能的不同以及电阻设计大小决定的热量产生快慢的不同，这就可能导致设计出来的保险丝电迁移发生开始点(左虚线)和熔断点(右虚线)很接近，甚至没有明显的i-fuse区间直接进入e-fuse区间。
8.因此，以上数据读出方案中，i-fuse模式存在编程过度而导致不能正常读出数据的缺陷， e-fuse模式存在编程不足或重新短路而导致不能正常读出数据的缺陷。


技术实现要素：

9.本发明所要解决的技术问题是现有otp数据读出方案中，i-fuse模式存在编程过度而导致不能正常读出数据的缺陷，e-fuse模式存在编程不足或重新短路而导致不能正常读出数据的缺陷。
10.本发明目的在于提供一种数据读出电路及存储器，本发明考虑到如果能够无视保险丝是处在e-fuse模式还是i-fuse模式，将两种模式同时使用的话，那么上述问题就能被解决，使两种otp的优缺点互补。本发明提出了一种可以同时用于e-fuse和i-fuse的数据读出方案，当e-fuse编程电流不足(i-fuse区间)或者再次短路时，本发明方案能够正常读出数据；当i-fuse 编程电流熔断了本该作为i-fuse的保险丝，本发明方案仍能正常读出数
据。
11.本发明通过下述技术方案实现：
12.第一方面，本发明提供了一种数据读出电路，所述数据读出电路包括比较基准电路和放大器电路，所述比较基准电路连接放大器电路，所述放大器电路还接入多个存储单元；
13.所述放大器电路，用于依次读入多个存储单元中的数据，并依次和所述比较基准电路中的基准信号进行比较，不仅实现otp正常功能读出，同时还实现e-fuse模式下编程不足、i-fuse 编程过度情况下的数据读出。
14.工作原理是：
15.本发明考虑到如果能够无视保险丝是处在e-fuse模式还是i-fuse模式，将两种模式同时使用的话，那么现有技术存在的问题就能被解决，使两种otp的优缺点互补。基于此，本发明提出的数据读出方案可以兼容以上i-fuse编程过度，以及e-fuse编程不足或重新短路的情况，换言之本发明读取方案可以让保险丝既可以工作在i-fuse的状态，又可以工作在e-fuse 的状态，以此设计出来的otp能够兼具这两种otp的优点。
16.进一步地，所述存储单元包括mos管writesw、保险丝rfuse和第一mos管readsw，所述mos管writesw的源极接入电源电压，所述mos管writesw的栅极连接编程控制信号，所述mos管writesw的漏极连接保险丝rfuse的一端，且所述mos管writesw的漏极还连接到所述放大器电路，所述保险丝rfuse的另一端连接所述第一mos管readsw的漏极，所述第一 mos管readsw的栅极接入电源电压vdd或者偏置电压vbias，所述第一mos管readsw的源极接地。
17.其中，mos管writesw为p沟道型mos管，mos管readsw为n沟道型mos管。
18.进一步地，所述比较基准电路包括保险丝rref和第二mos管readsw，所述第二mos管 readsw的栅极接入电源电压vdd或者偏置电压vbias，所述第二mos管readsw的源极接地，所述第二mos管readsw的漏极连接所述保险丝rref的一端、所述保险丝rref的另一端连接所述放大器电路。
19.进一步地，所述存储单元实现写入动作和读出动作的功能；
20.所述写入(即编程)动作，为将所述mos管writesw的栅极电压设为接地，所述第一mos 管readsw的栅极电压设为电源电压vdd，让预设的电流(vdd/rfuse)流过保险丝rfuse并对其进行编程；
21.所述读出动作，为将所述mos管writesw关闭，所述第一mos管readsw的栅极电压接到预设的偏置电压vbias上，让所述第一mos管readsw工作到饱和区。这样做的目的是让所述放大器电路的输入点a1/a2电压不至于因为保险丝电阻过低而太低。
22.进一步地，所述放大器电路包括第一级放大电路和第二级放大电路，所述第一级放大电路为两个对称结构的放大器子电路；所述第一级放大电路包括第一级第一放大器子电路和第一级第二放大器子电路；
23.所述第一级第一放大器子电路的一端连接所述存储单元、另一端连接所述第二级放大电路的同相输入端；所述第一级第二放大器子电路的一端连接所述比较基准电路、另一端连接所述第二级放大电路的反相输入端；所述第二级放大电路的输出端为读出数据输出端。
24.进一步地，所述第一级第一放大器子电路包括mos管mp1、mos管mn1和第一单端输
入放大器，所述mos管mp1的源极接入电源电压，所述mos管mp1的栅极连接第一单端输入放大器的输出端，且所述mos管mp1的栅极与第一单端输入放大器的输出端的公共端记作b1点，所述mos管mp1的漏极连接所述mos管mn1的漏极，所述mos管mn1的栅极连接mos管 mn1的漏极，所述mos管mn1的源极接地；
25.所述第一单端输入放大器的输入端同时连接所述mos管mp1和mos管mn1的漏极，且所述mos管mp1、mos管mn1的漏极记作a1点；
26.所述a1点的输入信号为保险丝rfuse的电流量。
27.进一步地，所述b1点、mos管mp1和a1点组成负反馈结构；所述负反馈结构的执行过程为：
28.当a1点电压降低时，a1点的电压变化通过第一级放大电路后使得b1点的电压也降低，b1 点的电压降低将通过mos管mp1增加流向保险丝rfuse和mos管mn1的电流，通过负反馈结构调整的过程从而限制a1点电压降低的幅度；
29.当a1点电压升高时，a1点的电压变化通过第一级放大电路后使得b1点的电压也升高，b1 点的电压升高将会通过mos管mp1减少流向保险丝rfuse和mos管mn1的电流，通过负反馈结构调整的过程从而限制a1点电压升高的幅度。
30.进一步地，所述第一级第二放大器子电路包括mos管mp2、mos管mn2和第二单端输入放大器，所述mos管mp2的源极接入电源电压，所述mos管mp2的栅极连接第二单端输入放大器的输出端，且所述mos管mp2的栅极与第二单端输入放大器的输出端的公共端记作b2点，所述mos管mp2的漏极连接所述mos管mn2的漏极，所述mos管mn2的栅极连接mos管 mn2的漏极，所述mos管mn2的源极接地；所述第二单端输入放大器的输入端同时连接所述 mos管mp2和mos管mn2的漏极，且所述mos管mp2、mos管mn2的公共端记作a2点。
31.其中，mos管mp1为p沟道型mos管，mos管mn1为n沟道型mos管；mos管mp2为p沟道型mos管，mos管mn2为n沟道型mos管。
32.第二方面，本发明又提供了一种otp一次性可编程存储器，所述存储器包括所述的一种数据读出电路，还包括若干个存储单元横纵排布的存储阵列；所述存储阵列中的每行存储单元依次串连，且对应连接一个row选择控制信号；
33.所述存储阵列中的每列存储单元依次串连，且末端存储单元连接至所述的一种数据读出电路中所述放大器电路的同相输入端；所述比较基准电路连接至每个所述的一种数据读出电路中所述放大器电路的反相输入端；
34.每列存储单元对应连接一个wen选择控制信号。
35.进一步地，所述wen选择控制信号连接至到所述存储单元的mos管writesw；
36.所述row选择控制信号连接到第一mos管readsw；
37.当第一mos管readsw和mos管writesw同时打开时，其对应的存储单元被写入数据；当 mos管writesw关闭，第一mos管readsw接入偏置电压vbias时，其对应的存储单元为数据读取动作。
38.本发明与现有技术相比，具有如下的优点和有益效果：
39.1、本发明除了能正常读出常规编程的数据，还能应对本发明背景中所提到的e-fuse模式存在编程不足或重新短路和i-fuse模式存在编程过度两种情况。之所以能实现这种效果归功于本发明在放大器电路amp的第一级放大电路1
st stage中引入了负反馈的结构
(b1-mp1-a1)，当 a1点电压降低时，a1点电压变化通过第一级放大器后使得b1点电压也降低，b1点的电压降低将会通过mp1增加流向rfus和mn1的电流，来弥补由于编程单元电阻小而分走的较多电流，以这样一个负反馈调整的过程从而限制a1点电压变得过低；当a1点电压升高时，a1点电压变化通过第一级放大器后使得b1点电压也升高，b1点的电压升高将会通过mp1减少流向rfus 和mn1的电流，来增加由于编程单元电阻大而阻碍的电流输出，以这样一个负反馈调整的过程从而限制a1点电压变得过低。
40.2、本发明一种otp一次性可编程存储器可以允许保险丝电阻很大范围的变化，只要参考电阻设置未小于编程后最终电阻且大于编程前电阻就能正常读出数据；本发明提高了otp 的可靠性，使得编程写入数据变得可靠。
附图说明
41.此处所说明的附图用来提供对本发明实施例的进一步理解，构成本技术的一部分，并不构成对本发明实施例的限定。在附图中：
42.图1为otp中fuse编程iv曲线图。
43.图2为本发明存储阵列中采用的存储单元电路图。
44.图3为本发明一种数据读出电路的整体电路示意图。
45.图4为本发明otp存储器的结构示意图。
46.图5为本发明实施例2的测试电路图。
47.图6为本发明实施例2的测试电路仿真波形图。
具体实施方式
48.在下文中，可在本发明的各种实施例中使用的术语“包括”或“可包括”指示所发明的功能、操作或元件的存在，并且不限制一个或更多个功能、操作或元件的增加。此外，如在本发明的各种实施例中所使用，术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
49.在本发明的各种实施例中，表述“或”或“a或/和b中的至少一个”包括同时列出的文字的任何组合或所有组合。例如，表述“a或b”或“a或/和b中的至少一个”可包括a、可包括b 或可包括a和b二者。
50.在本发明的各种实施例中使用的表述(诸如“第一”、“第二”等)可修饰在各种实施例中的各种组成元件，不过可不限制相应组成元件。例如，以上表述并不限制所述元件的顺序和/或重要性。以上表述仅用于将一个元件与其它元件区别开的目的。例如，第一用户装置和第二用户装置指示不同用户装置，尽管二者都是用户装置。例如，在不脱离本发明的各种实施例的范围的情况下，第一元件可被称为第二元件，同样地，第二元件也可被称为第一元件。
51.应注意到：如果描述将一个组成元件“连接”到另一组成元件，则可将第一组成元件直接连接到第二组成元件，并且可在第一组成元件和第二组成元件之间“连接”第三组成元件。相反地，当将一个组成元件“直接连接”到另一组成元件时，可理解为在第一组成元件
和第二组成元件之间不存在第三组成元件。
52.在本发明的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本发明的各种实施例。如在此所使用，单数形式意在也包括复数形式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
53.为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
54.实施例1
55.本发明提出的数据读出方案可以兼容以上i-fuse编程过度，以及e-fuse编程不足或重新短路的情况，换言之本发明读取方案可以让保险丝既可以工作在i-fuse的状态，又可以工作在e-fuse的状态，以此设计出来的otp能够兼具这两种otp的优点。
56.如图2、图3所示，本发明一种数据读出电路，所述数据读出电路包括比较基准电路和放大器电路，所述比较基准电路连接放大器电路，所述放大器电路还接入多个存储单元；
57.所述放大器电路，用于依次读入多个存储单元中的数据，并依次和所述比较基准电路中的基准信号进行比较，不仅实现otp正常功能读出，同时还实现e-fuse模式下编程不足、i-fuse 编程过度情况下的数据读出。
58.本实施例中，如图2所示，所述存储单元包括mos管writesw、保险丝rfuse和第一mos 管readsw，所述mos管writesw的源极接入电源电压vddf，所述mos管writesw的栅极连接编程控制信号，所述mos管writesw的漏极连接保险丝rfuse的一端，且所述mos管writesw 的漏极还连接到所述放大器电路，所述保险丝rfuse的另一端连接所述第一mos管readsw的漏极，所述第一mos管readsw的栅极接入电源电压vdd或者偏置电压vbias，所述第一mos 管readsw的源极接地。所述mos管writesw的漏极与保险丝rfuse的公共端连接所述放大器电路中mos管mp1的漏极。
59.其中，mos管writesw为p沟道型mos管，mos管readsw为n沟道型mos管。
60.本实施例中，如图3所示，所述比较基准电路包括保险丝rref和第二mos管readsw，所述第二mos管readsw的栅极接入电源电压vdd或者偏置电压vbias，所述第二mos管 readsw的源极接地，所述第二mos管readsw的漏极连接所述保险丝rref的一端、所述保险丝rref的另一端连接所述放大器电路中mos管mp2的漏极。
61.本实施例中，如图3所示，所述放大器电路amp包括第一级放大电路和第二级放大电路，所述第一级放大电路为两个对称结构的放大器子电路；所述第一级放大电路包括第一级第一放大器子电路和第一级第二放大器子电路；
62.所述第一级第一放大器子电路的一端连接所述存储单元、另一端连接所述第二级放大电路的同相输入端；所述第一级第二放大器子电路的一端连接所述比较基准电路、另一端连接所述第二级放大电路的反相输入端；所述第二级放大电路的输出端为读出数据输出端。
63.具体地，所述第一级第一放大器子电路包括mos管mp1、mos管mn1和第一单端输入放大器，所述mos管mp1的源极接入电源电压，所述mos管mp1的栅极连接第一单端输入放大器的输出端，且所述mos管mp1的栅极与第一单端输入放大器的输出端的公共端记作b1点，所述mos管mp1的漏极连接所述mos管mn1的漏极，所述mos管mn1的栅极连接mos管 mn1的漏极，所述mos管mn1的源极接地；所述第一单端输入放大器的输入端同时连接所述 mos管mp1和mos管mn1的漏极，且所述mos管mp1、mos管mn1的漏极记作a1点；所述 a1点的输入信号为保险丝rfuse的电流量。
64.具体地，所述第一级第二放大器子电路包括mos管mp2、mos管mn2和第二单端输入放大器，所述mos管mp2的源极接入电源电压，所述mos管mp2的栅极连接第二单端输入放大器的输出端，且所述mos管mp2的栅极与第二单端输入放大器的输出端的公共端记作b2点，所述mos管mp2的漏极连接所述mos管mn2的漏极，所述mos管mn2的栅极连接mos管 mn2的漏极，所述mos管mn2的源极接地；所述第二单端输入放大器的输入端同时连接所述 mos管mp2和mos管mn2的漏极，且所述mos管mp2、mos管mn2的公共端记作a2点。
65.其中，mos管mp1为p沟道型mos管，mos管mn1为n沟道型mos管；mos管mp2为p沟道型mos管，mos管mn2为n沟道型mos管。
66.根据图3，对本发明的原理说明如下：
67.写入(即编程)动作，为将所述mos管writesw的栅极电压设为接地，所述第一mos管 readsw的栅极电压设为电源电压vdd，让预设的电流(vdd/rfuse)流过保险丝rfuse并对其进行编程；
68.读出动作，为将所述mos管writesw关闭，所述第一mos管readsw的栅极电压接到预设的偏置电压vbias上，这样做的目的是让所述第一mos管readsw工作到饱和区，所述放大器电路的输入点a1/a2电压不至于因为保险丝电阻过低而太低。
69.读出动作将各个存储单元的输出信号依次输入到所述放大器电路amp中，并依次和作为参考用的保险丝rref产生的信号进行比较。其中放大器电路amp为整个发明方案的核心所在，本方案之所以能实现无视保险丝电阻变化范围，就在于放大器电路amp的巧妙设计，其电路简图如图3标注的放大器电路amp部分所示。
70.现有技术用的放大器amp输入信号是电压信号，而本发明设计的放大器电路amp的输入信号为保险丝rfuse的电流量，如图3箭头所示该电流由电流源mp1提供而来。当流向保险丝 rfuse的电流(虚线箭头)较大时，会从电流源mp1分走多的电流，相应的放大器电路amp内电流源流向地的电流(实线箭头)会有所变小，电流变小会导致放大器电路amp的输入点a1电压变小。
71.以读取动作从已编程单元切换到未被编程的存储单元为例，已编程的单元由于电阻较大，向未编程单元切换时，电阻变小，因此从电流源mp1分走的电流变大，a1点的电压假设从 800mv切换为400mv，而作为参考用的点a2的电压固定为600mv。两者分别比较得到1和0的数据。
72.本发明除了能正常读出这种常规的编程与否的数据，还能应对本发明背景中所提到的 e-fuse模式存在编程不足或重新短路和i-fuse模式存在编程过度两种情况，之所以能实现这种效果归功于本发明在放大器电路amp的第一级放大电路1
st stage中引入了负反馈的结构 (b1-mp1-a1)。如果不用负反馈结构而直接给mos管mp1一个恒定偏置的话，当存
储单元电阻过小的情况下，mos管mp1的电流可能全部流入保险丝rfuse，而使得a1点的电压过低，使得后级放大电路(即第二级放大电路)不能正常工作。或者当存储单元电阻过大时，a1点电压可能过高从而使得mos管mp1进入线性区。而本发明设计采用以上负反馈的结构 (b1-mp1-a1)，所述负反馈结构的执行过程为：
73.当a1点电压降低时，a1点的电压变化通过第一级放大电路后使得b1点的电压也降低，b1 点的电压降低将通过mos管mp1增加流向保险丝rfuse和mos管mn1的电流，通过负反馈结构调整的过程从而限制a1点电压降低的幅度；
74.当a1点电压升高时，a1点的电压变化通过第一级放大电路后使得b1点的电压也升高，b1 点的电压升高将会通过mos管mp1减少流向保险丝rfuse和mos管mn1的电流，通过负反馈结构调整的过程从而限制a1点电压升高的幅度。
75.以下作为例说明本发明的负反馈所起的效果：
76.efuse:假设未被编程的存储单元电阻为100ω，正常编程后电阻为2000ω，编程不足后的电阻为800ω。
77.ifuse:假设未被编程的存储单元电阻为100ω，正常编程后电阻为800欧姆，过度编程后电阻为2000欧姆。
78.作为参考用的电阻设为600欧姆。
79.当efuse出现编程不足时，作为现有技术的锁存器结构读取电路不能识别参考600ω和实际 800ω的之间的差别导致数据读出失败，这种情况下就需要用高放大增益的比较器进行读取。而现有技术的ifuse为了能读出正常编程的800ω就是采用的放大器作为比较器进行读取。但当 ifuse发生过度编程时运算放大器的输入工作点发生异常导致不能正常读取数据，这时就需要借助锁存器结构来识别过度编程的2000ω电阻。
80.而这100ω/800ω/2000ω的情况放到本发明中，负反馈的工作情况如下：
81.假设没有负反馈，而是给mp1的栅极固定接一个偏置电压的话，作为电流源的mp1提供 200ua的电流给rfus和mn1。当600ω(参考)接入到读出电路后，600ω电阻和mn2并联后a2 点的电压为600mv。当100ω(未编程)接入到读出电路后，rfus和mn1并联后的电阻将会小于 100ω，那么a1点的电压为200mv。当2000ω(efuse正常编程/ifuse过度编程)接入到读取电路后，由于保险丝电阻过大mp1提供的电流全部进入mn1，导致mp1进入线性区a1点电压可能会上升到1v。假设电源电压为1.2v，那么后级放大电路的动作点将超出正常工作的范围。
82.当使用本发明结构(有负反馈)时，100ω接入到读取电路时，本来a1应该在200mv，但通过负反馈加大mp1电流后，a1点电压将被调节为400mv。而当2000ω接入放大电路后通过减少mp1的电流使得a1点被钳位到800mv。总之，没有负反馈的话100ω和2000ω的输入会使 a1在200mv到1v范围内变化。而有负反馈的话a1的电压变化范围会在400mv和800mv内变化。而同时800欧姆(ifuse正常编程和/efuse编程不足)情况输入到放大电路后a1点的电压会比作为参考的a2(600mv)高，比如700mv。最终400mv/700mv/800mv的a1和600mv的a2被第二级放大电路进行比较后输出数据。
83.本发明设计的负反馈的结构(b1-mp1-a1)除了上述通过自我调节来适应更宽的输入电阻范围的效果之外，还可以稳定放大倍数较少工艺偏差带来的增益不稳定，同时可以提高信号传输的带宽。
84.因此，本发明提出的数据读出方案可以兼容以上i-fuse编程过度，以及e-fuse编程不足或重新短路的情况，换言之本发明读取方案可以让保险丝既可以工作在i-fuse的状态，又可以工作在e-fuse的状态，以此设计出来的otp能够兼具这两种otp的优点。
85.实施例2
86.如图4至图6所示，本实施例与实施例1的区别在于，本实施例提供了一种otp一次性可编程存储器，所述存储器包括实施例1所述的一种数据读出电路，还包括若干个存储单元横纵排布的存储阵列；所述存储阵列中的每行存储单元依次串连，且对应连接一个row选择控制信号；
87.所述存储阵列中的每列存储单元依次串连，且末端存储单元连接至所述的一种数据读出电路中所述放大器电路的同相输入端；所述比较基准电路连接至每个所述的一种数据读出电路中所述放大器电路的反相输入端；
88.每列存储单元对应连接一个wen选择控制信号。
89.本实施例中，所述wen选择控制信号连接至到所述存储单元的mos管writesw；
90.所述row选择控制信号连接到第一mos管readsw；
91.当第一mos管readsw和mos管writesw同时打开时，其对应的存储单元被写入数据；当 mos管writesw关闭，第一mos管readsw接入偏置电压vbias时，其对应的存储单元为数据读取动作。
92.本实施例搭建了如图5所示的测试电路用于spice仿真，如下：
93.其中预设的激励信号会按照30mhz速度沿虚线所示的链路方向依次打开对应的存储单元进行读取。存储单元
①
为未编程的状态，保险丝电阻预设为300欧姆；存储单元
②
为i-fuse 编程后的状态，保险丝电阻预设为800欧姆；存储单元
③
为e-fuse编程熔断后的存储单元，保险丝电阻预设为2000欧姆；存储单元
④
为编程不足或再次短路后的存储单元，保险丝电阻预设为1000欧姆。参考用保险丝电阻设为600欧姆。为了反映数据线的寄生电阻电容对数据读取是否有影响，加入了寄生电阻电容。还分别考虑的从近端和远端读取这些状态的情况。最终仿真得到的波形如下图6所示：
94.如波形(图6)所示，第1/2/5/6存储单元是未编程的状态，读出的数据为0，而这以外的存储单元，无论是正常编程还是异常编程，其电阻都要大于参考电阻，最终读出的数据为1。
95.因此本方案设计的otp一次性可编程存储器可以允许保险丝电阻很大范围的变化，只要最终电阻能够大于参考电阻都能正常读出数据。因此本方案提高了otp的可靠性，使得编程写入数据变得可靠。
96.之所以能达到如此效果，是因为本方案的数据读出放大器电路amp采用了负反馈的结构对数据线的变动范围进行了限制。传统的e-fuse或i-fuse数据读出结构在遇到预想以外的极端电阻情况，如过度编程和编程不足时，因为数据线电压变动过大，使得后级读出电路很难正常工作。
97.当保险丝电阻过小，需要从放大器电路amp抽取过大电流时，如果没有负反馈，则数据线的点位将会被拉得很低，过低的电压使后级mosfet处在截止区不能正常工作。当有负反馈时，数据线的变低动作会反馈回一个信号给电流源mosfet(图5顶部的pmos管)的栅极，使得电流源vgs变大并且提供更大的电流，来减弱数据线电压掉的过低。
98.当保险丝电阻过大，甚至是没有存储单元被选中时，数据线相当于和放大器电路amp 处于断路状态，这时没有电流流向数据总线，那么反馈给电流源的栅极信号将减小电流源的电流提供，以防止电流源进入线性区。
99.以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。