集成组件的制作方法

1.集成存储器(例如，dram)。


背景技术：

2.存储器在现代计算架构中用于存储数据。一种类型的存储器是动态随机存取存储器(dram)。与替代类型的存储器相比，dram可以提供结构简单、低成本和高速的优点。
3.dram可以利用具有与一个晶体管结合的一个电容器的存储器单元(所谓的1t-1c存储器单元)，其中电容器与晶体管的源极/漏极区域耦合。
4.图1中示出了示例性现有技术dram配置10的区域。配置10包括布置在三维存储器阵列16中的存储器单元14(仅标记了其中的一些)。邻近于组件10的区域提供x、y、z坐标系，以辅助描述各种结构的相对方向。
5.存储器单元中的每一个包含与电容器20(仅标记了其中的一个)耦合的存取装置18(仅标记了其中的一个)。
6.在晶体管中的每一个包含位于一对源极/漏极区域24和26之间的沟道区域22的情况下，存取装置18对应于水平延伸的晶体管。
7.沟道区域和源极/漏极区域可以形成在半导体材料28中。半导体材料28可以包含任何合适的成分；并且在一些实施例中，可以包含硅、锗、iii/v族半导体材料(例如，磷化镓)、半导体氧化物等中的一或多种，基本上由其组成或者由其组成；术语iii/v族半导体材料指代包含选自元素周期表的iii和v族的元素的半导体材料(其中iii和v族是旧命名法，并且现在称为13和15族)。
8.源极/漏极区域24和26可以对应于半导体材料28内形成的重掺杂区域。
9.在所示实施例中，半导体材料28延伸至导电板30。在一些操作状态下，可以利用导电板30以从晶体管18的主体区域(沟道区域)中排出过量载流子(例如，空穴)。
10.垂直延伸的数位线(位线、感测线)32沿着存储器阵列16的列，并且与源极/漏极区域24耦合。
11.水平延伸的字线(存取线)34沿着存储器阵列16的行延伸，并且可操作地靠近沟道区域22。
12.字线34沿着所示的y轴方向延伸，并且数位线32沿着所示的z轴方向延伸。垂直延伸的数位线32可以正交于字线34，或者至少基本上正交于此类字线(其中术语“基本上正交”表示在制作和测量的合理公差内正交)。在一些实施例中，数位线32可以沿着与字线34正交的大约10
°
范围内的方向延伸。
13.字线34可以被认为包含可操作地邻近于晶体管18的沟道区域22的门控区域，使得各个晶体管18的源极/漏极区域24和26彼此门控地耦合。当在本文中利用术语“门控地耦合”时，这可以指代源极/漏极区域24和26彼此间的受控耦合/去耦，这可能由字线34的电激活/去激活引起。
14.沿着字线34的门控区域通过栅极电介质材料36与沟道区域22间隔开。栅极电介质
材料可以包含任何合适的成分；并且在一些实施例中可以包含二氧化硅、基本上由其组成或由其组成。
15.字线34可以延伸到组件10的所示区域的外部的字线驱动器电路系统(例如，子字线驱动器单元(swd单元))。阶梯区域可以侧向邻近于存储器阵列16，并且可以用于将各个字线与特定的swd单元耦合。
16.存储器单元14可以被认为布置在竖直堆叠的层(层级)35内。
17.导电节点38(仅标记了其中的一对)邻近于源极/漏极区域26，并将此类源极/漏极区域与存储元件20耦合。在一些实施例中，导电节点38可以被认为是存储元件20的一部分。
18.在操作中，字线34可以用于在与存储器单元14相关联的read/write操作期间选择性地将电容器20与数位线32耦合。存储器单元14中的每一个可以被认为是利用数位线32中的一个与字线34中的一个组合唯一寻址的。
19.数位线可以与感测电路系统(例如，感测放大器电路系统)耦合。感测电路系统可以用于在read操作期间确定存储器单元的存储器状态，并且可以用于在write操作期间辅助存储器单元的编程。
20.期望开发可以在集成组件中与存储器阵列16高度集成在一起的感测电路系统。


技术实现要素：

21.在一个方面，本公开涉及一种集成组件，包含：位于基底上的存储器阵列，所述存储器阵列包含存储器单元的三维布置；第一感测放大器电路系统，所述第一感测放大器电路系统与所述基底相关联并且包含位于所述存储器阵列正下方的感测放大器；垂直延伸的数位线，所述数位线穿过所述存储器单元的布置并且与所述第一感测放大器电路系统耦合；第二感测放大器电路系统，所述第二感测放大器电路系统与所述基底相关联并且从所述第一感测放大器电路系统偏离；以及控制电路系统，所述控制电路系统被配置为选择性地将所述数位线耦合到电压供给端子或耦合到所述第二感测放大器电路系统。
22.在另一方面，本公开涉及一种集成组件，包含：位于基底上的存储器阵列；第一感测放大器电路系统，所述第一感测放大器电路系统与所述基底相关联并且包含位于所述存储器阵列正下方的感测放大器；垂直延伸的数位线，所述数位线与所述存储器阵列相关联并且与所述第一感测放大器电路系统耦合；第二感测放大器电路系统，所述第二感测放大器电路系统从所述第一感测放大器电路系统偏离；所述第一感测放大器电路系统被配置为用于precharge操作中；并且所述第二感测放大器电路系统被配置为用于read/write操作中，但不用于precharge操作中。
23.在进一步方面，本公开涉及一种集成组件，包含：位于基底上的存储器阵列；垂直延伸的数位线，所述数位线与所述存储器阵列相关联；感测放大器，所述感测放大器位于所述存储器阵列下方并且与所述数位线耦合；以及布线结构，所述布线结构耦合到所述数位线中的每一个并且延伸到mux部件；所述mux部件与所述数位线一一对应；所述mux部件中的每一个包含第一晶体管和第二晶体管；所述第一晶体管具有第一栅极、第一源极/漏极区域和第二源极/漏极区域；所述第一栅极将所述第一和第二源极/漏极区域彼此门控地耦合；所述第二晶体管具有第二栅极、第三源极/漏极区域和第四源极/漏极区域；所述第二栅极将所述第三和第四源极/漏极区域彼此门控地耦合；所述布线结构与所述第二和第三源极/
漏极区域耦合；所述第一源极/漏极区域与第二感测放大器电路系统耦合；所述第四源极/漏极区域与电压源耦合；所述第一和第二栅极与mux驱动器电路系统耦合，所述mux驱动器电路系统被配置为选择性地激活/去激活所述第一和第二栅极。
附图说明
24.图1是具有延伸穿过多个竖直移位的层的存储器阵列的现有技术集成组件的区域的图解三维视图。
25.图2是包含存储器单元、数位线和感测放大器电路系统的示例布置的集成组件的区域的图解横截面侧视图。
26.图3是处于示例操作阶段的存储器、感测放大器电路系统和控制电路系统的示例布置的图解视图。
27.图3a是示例感测放大器配置的示例布置的图解示意图。
28.图3b是示例mux配置的图解示意图。
29.图3b-1是可以与图3b的mux配置一起使用的示例控制电路的图解示意图。
30.图4是处于示例操作阶段的存储器、感测放大器电路系统和控制电路系统的示例布置的图解视图。
31.图4a是示例感测放大器配置的示例布置的图解示意图。
32.图4a-1是可以与图4a的感测放大器配置一起使用的示例平衡电路的区域的图解示意图。
33.图5是处于示例操作阶段的存储器、感测放大器电路系统和控制电路系统的示例布置的图解视图。
34.图5a是示例感测放大器配置的示例布置的图解示意图。
35.图5a-1是可以与图5a的感测放大器配置一起使用的示例平衡电路的区域的图解示意图。
36.图6是在示例操作阶段期间与图5的存储器装置的各种结构相关联的时序和相对信号强度的图形视图。
具体实施方式
37.一些实施例包括具有至少两种不同类型的感测放大器电路系统的集成组件。这两种不同类型可以包括第一感测放大器电路系统和第二感测放大器电路系统。该第一感测放大器电路系统(也可以称为局部感测放大器电路系统)包括位于垂直延伸的数位线正下方的感测放大器，并且被用于precharge操作，并且还可能用于在read/write操作期间提供信号增强。该第二感测放大器电路系统(也可以称为全局感测放大器电路系统)被用于read/write操作。参考图2-6描述了示例实施例。
38.图3-6描述了可以相对于具有局部感测放大器电路系统和全局感测放大器电路系统的配置来使用的特定示例操作。在描述特定操作之前，图2将用于大体上描述局部感测放大器电路系统和全局感测放大器电路系统相对于示例存储器阵列的示例取向。
39.图2示出了包含类似于上面参考图1描述的存储器阵列16的集成组件200的区域。存储器阵列包括多条垂直延伸的数位线32和多条水平延伸的字线34。相对于图2的横截面
视图，字线34延伸进和出页面。图2中没有具体示出绝缘材料，而是利用间隔图解地表示绝缘材料的位置。相应地，图1的栅极电介质材料36在图2中由字线34和下面的存储器单元14之间的间隔图解地表示。
40.存储器单元14(仅标记了其中的一个)沿着所示的x轴水平延伸，其中存储器单元包含存取装置18(仅标记了其中的一些)和电容器20。在所示实施例中，侧向相邻的电容器共享板电极40。
41.存储器阵列16可以被认为包含存储器单元14的三维布置，其中此类布置具有相对于图2的横截面延伸进和出页面(即，沿着图1所示的y轴延伸)的行，并且具有沿着所示的z轴延伸的列。因此，可以认为字线34与存储器阵列的行相关联，并且可以认为数位线(位线)32与存储器阵列的列相关联。
42.存储器阵列16的所示区域包含存储器单元14的四个竖直堆叠层35。应当理解的是，存储器阵列16可以包含任何合适数量的层35。在一些实施例中，存储器阵列16可以包含4个竖直堆叠层(如所示)、8个竖直堆叠层、16个竖直堆叠层、32个竖直堆叠层、64个竖直堆叠层等等。
43.存储器阵列16可以被认为是由下面的基底12支撑的。基底12可以包含半导体材料；并且可以例如包含单晶硅、基本上由其组成或由其组成。基底12可以称为半导体衬底。术语“半导电衬底”意指包含半导电材料的任何构造，该半导体材料包括但不限于诸如半导电晶片(单独地或以包含其它材料的组件的方式)的块状半导电材料以及半导电材料层(单独地或以包含其它材料的组件的方式)。术语“衬底”是指任何支撑结构，包括但不限于上文描述的半导体衬底。在一些应用中，基底12可以对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可以包括例如难熔金属材料、阻隔性材料、扩散材料、绝缘体材料等中的一或多种。
44.第一感测放大器电路系统42与基底12相关联，并且被细分为多个局部感测放大器(lsa)。各个lsa的侧向边界利用虚线图解示出。边界被示出为椭圆形，但是可以包含任何合适的形状，包括例如多边形、圆形等。各个lsa可以包含任何合适的尺寸。
45.每个lsa包含nmos和pmos晶体管，如下面相对于图3a更详细描述的。nmos和pmos晶体管可以位于由基底12支撑的cmos内。此类cmos可以包括延伸到基底12中的区域和/或可以包括位于基底12上的区域。
46.lsa区域42位于存储器阵列16正下方，并且在所示实施例中，每个lsa区域位于一对数位线32正下方。例如，lsa区域中的一个被标记为42a，并且被示出为位于标记为32a和32b的一对数位线正下方。数位线32a和32b被示出为与lsa区域42a电耦合。数位线32a和32b中的一个可以是“真”数位线(bl)，而另一个可以是互补数位线(bl*)。在一些操作(例如，precharge操作、refresh操作等等)期间，真数位线32a和互补数位线32b可以通过lsa区域42a彼此耦合。
47.在一些操作中，互补数位线可以通过感测放大器电路系统彼此比较地耦合。出于理解本公开和随后的权利要求的目的，如果感测放大器电路系统被配置为将第一数位线和第二数位线的电特性(例如，电压)彼此进行比较，则第一数位线通过感测放大器电路系统与第二数位线“比较地耦合”。注意，术语“真”和“互补”在用于标记数位线时是任意的，并且仅仅用于区分通过感测放大器电路系统相互比较的数位线。
48.数位线32被示出为与控制电路系统44耦合。控制电路系统可以与基底12相关联。控制电路系统44被配置为将数位线与电压供给端子43(其提供电压q)或与第二感测放大器电路系统46电连接。第二感测放大器电路系统被示出为对应于全局感测放大器(gsa)。gsa单元(本文也称为gsa区域，或简称为gsa)46可以位于相对于lsa区域偏离(例如，侧向偏离)的位置，并且不位于存储器阵列16正下方的位置。下面参考图4更详细地描述了示例gsa单元。
49.仍然参考图2，控制电路系统44与控制单元48耦合，该控制单元被配置为用于控制数位线对电压供给端子43和gsa 46的访问。控制单元48可以设置在任何合适的位置。例如，控制单元48可以与基底12相关联，并且可以从控制电路系统44和存储器阵列16侧向偏离。
50.实际上，局部感测放大器42可以是用于precharge操作、用于refresh操作，并且还可以用于在read/write操作期间提供信号增强的相对简单的结构。全局感测放大器46可以是用于read/write操作，而不是用于precharge操作和refresh操作的更复杂的结构。
51.相对于数位线32的示例precharge操作可以描述如下。所有的字线34可以被关闭，并且控制单元48可以被用于将控制电路系统44切换到电压供给端子43。这将数位线32与电压供给端子的电压q耦合，并且因此将数位线充电到电压q。电压q可以是任何合适的电压，并且在一些实施例中可以是大约vcc/2。
52.可以相对于数位线32a描述相对于数位线32的示例refresh操作。在precharge操作之后，数位线32a和32b两者将处于电压q。随后，字线34中的一个(例如标记为34a的字线)可以被激活，并且这将来自存储器单元14a的内容放置到数位线32a上。然后，可以利用lsa 42a比较地耦合数位线32a和32b，这导致存储器单元14a的内容被恢复到完全充电/放电水平(即，完全轨水平)。值得注意的是，refresh操作可以在与激活的字线相关联的所有数位线内同时进行，并且因此可以同时刷新整行存储器单元。
53.可以相对于数位线32a描述相对于数位线32的示例read操作。在precharge操作之后，字线34a可以被激活以将内容从单元14a传送到数位线32a上，并且控制单元48可以被用来切换控制电路系统44a和44b，使得数位线32a和32b通过gsa 46彼此比较地耦合，以确定单元14a的存储器状态。
54.write操作类似于read操作，只是数据被传送到存储器单元，而不是从存储器单元读取。
55.上述read操作主要利用gsa 46来确定存储器单元14a的内容。在其它实施例中，lsa 42a最初可以用于执行单元14a的存储器状态的初始预感测(“软”感测)，并且在利用gsa 46之前增强来自数位线32a的信号。图5和6更详细地描述了lsa 42在预感测操作中的利用。
56.参考图3，这示出了用于示例precharge/refresh操作的集成组件200的区域。该组件包含与lsa区域42相关联的数位线32。示例存储器层35被示出为存储器阵列16的一部分，并且字线34被示出为沿着存储器16的层延伸，其中字线中的一个(34a)在refresh操作期间被激活，并且由于它是标记为lwl的实线，所以容易与其它字线区分开。字线lwl和数位线32a一起寻址存储器单元14a(单元1)。
57.控制电路系统44的各个单元各自被示出为包含布线结构54和两个开关(晶体管)50和52，其中两个单元被标记为44a和44b。晶体管50和52彼此相邻，并且可以分别被称为第
一晶体管和第二晶体管。
58.图3b更详细地示出了控制电路系统44中的一个。第一晶体管50具有第一栅极51，并且具有第一源极/漏极区域53和第二源极/漏极区域55；并且第二晶体管52具有第二栅极57，并且具有第三源极/漏极区域59和第四源极/漏极区域61。第一栅极51将第一源极/漏极区域53和第二源极/漏极区域55彼此门控地耦合，并且第二栅极57将第三源极/漏极区域59和第四源极/漏极区域61彼此门控地耦合。
59.第一晶体管栅极51可以包含大约vss(vss)的去激活电压和大约veq的激活电压；并且第二晶体管栅极57可以包含大约vss的去激活电压和大约vdd(vdd)的激活电压。电压vdd可以与电压vcc大致相同。电压veq可以大于电压vdd，并且相应地第一晶体管51可以具有比第二晶体管57更高的阈值电压。在其它实施例中，第一晶体管51和第二晶体管57可以具有彼此基本相同的阈值电压，并且可以利用彼此基本相同的激活电压来激活；其中术语“基本相同”意味着在制作和测量的合理公差范围内相同。具有与晶体管51相关联的较高阈值电压的优点在于，这可以适合于将高电压信号从数位线32传输到gsa电路系统46。相反，较低阈值电压晶体管57可以适合于与数位线32相关联的precharge/refresh操作。
60.布线结构54与第二源极/漏极区域55和第三源极/漏极区域59耦合，并且从第二/第三源极/漏极区域延伸到数位线32。
61.第一源极/漏极区域53与第二感测放大器电路系统46(gsa电路系统)耦合，并且第四源极/漏极区域61与电压供给端子43耦合。电压供给端子43与处于电压电平q(例如，vcc/2)的电压源耦合。
62.第一栅极51和第二栅极57与控制单元48耦合。在一些实施例中，控制电路系统44可以被称为mux(复用器)电路系统(或mux部件)，并且控制单元48可以被称为mux驱动器电路系统。mux驱动器电路系统48被配置为在编程操作(例如，在precharge操作、refresh操作、read操作、write操作等等)期间选择性地激活/去激活第一栅极51和第二栅极57中的一或两个。在图2和3所示的实施例中，mux部件44与数位线32一一对应。
63.图3b的实施例将第一栅极51称为与选择器(a)相关联，并且将第二栅极57称为与泄放器(b)相关联。术语选择器和泄放器被用于传达栅极51和57的示例操作方面，其中栅极51用于“选择”gsa电路系统46，并且栅极57用于在precharge操作期间将电压电平q“泄放”到数位线32中。
64.图3b-1图解地示出了可以与mux驱动器电路系统48并且与lsa 42相关联的示例控制电路系统。
65.图3a图解地示出了示例lsa 42。lsa包含一对交叉耦合的pmos晶体管(上拉晶体管)56和58，并且包含一对交叉耦合的nmos晶体管(下拉晶体管)60和62。pmos晶体管56和58可以一起被认为是psa区域63(上拉区域)，并且nmos晶体管60和62可以一起被认为是nsa区域65(下拉区域)。来自一对比较耦合的位线(分别对应于数位线32a和32b的bl和bl*)的信号被示出与lsa 42相关联。信号中的一个将高于另一个。lsa 42被配置为将较低信号降至完全放电水平，并且将较高信号升至完全充电水平。如普通技术人员将理解，符号act和rnl是指电压电平。
66.lsa 42的nmos和pmos晶体管可以位于由基底12支撑的cmos内。
67.图3的lsa 42是仅利用四个晶体管(tr)的简单的装置。此类装置可以容易地结合
到上面参考图2和3描述的类型的应用中，其中该装置设置在邻近的数位线正下方。lsa装置可以保持相对较小，尤其是与gsa装置相比(下面将描述示例gsa装置)。
68.再次参考图3，示出了在与数位线32a相关联的refresh操作期间处于操作阶段的组件200。mux部件44a和44b内的第一晶体管50和第二晶体管52被去激活(即，对于此类晶体管的栅极电压是vss)，并且相应地数位线32a和32b通过lsa 42a彼此比较地耦合。值得注意的是，其它数位线维持在precharge状态，并且具体地，与此类数位线相关联的第二晶体管52被激活(即，栅极电压是vdd)，使得数位线与precharge电压q耦合。
69.图4示出了利用gsa 46的示例read操作。mux部件44a和44b的第一晶体管50被激活(即，此类晶体管的栅极电压是veq)，mux部件44a和44b的第二晶体管52被去激活(即，此类晶体管的栅极电压是vss)，并且相应地数位线32a和32b通过gsa 46比较地耦合。激活的字线34a(lwl)和数位线32a一起寻址存储器单元14a(单元1)，并且在图4的read操作期间访问此类单元的内容。
70.来自数位线32a和32b的信号被传递到列选择电路系统64和66，并且从列选择电路系统传递到gsa电路系统46。图4a图解地示出了示例gsa配置46。该配置包括传递到列选择电路系统64和66的局部输入/输出信号(lio)，如普通技术人员将理解的。列选择电路系统64/66用于寻址选定的数位线32a和32b，其中此类数位线在图4a中被称为bl和bl*。
71.图4a的gsa配置包含12个晶体管，并且因此比图3a的lsa配置大得多。图4a的gsa配置包含一对交叉耦合的pmos晶体管(上拉晶体管)72和74，并且包含一对交叉耦合的nmos晶体管(下拉晶体管)76和78。列选择电路系统64/66包含第一晶体管71a，该第一晶体管从包含上拉和下拉晶体管的区域的第一侧部73a侧向偏离；并且包含第二晶体管71b，该第二晶体管从包含上拉和下拉晶体管的区域的第二侧部73b侧向偏离，其中第二侧部与第一侧部相对。
72.在一些实施例中，与图3a的lsa配置相比，图4a的gsa配置可以具有与之相关联的更高的阈值电压。与感测放大器相关联的阈值电压可以被理解为与感测放大器的晶体管(例如，pmos晶体管和nmos晶体管)相关联的阈值电压相关。gsa具有比lsa更高的阈值电压可能是有利的，因为可能期望将gsa和lsa配置为适合于处理(和生成)不同的负载电平(即，不同水平的信号强度)。
73.图4a的gsa配置的nmos和pmos晶体管可以位于由基底12支撑的cmos内。在一些实施例中，图4a的gsa配置的cmos电路系统可以被称为第二cmos电路系统，以将其与图3a的lsa配置的第一cmos电路系统区分开来。
74.图4的实施例示出了与多个lsa 42相关联的gsa 46。图示的实施例示出了与gsa46相关联的三个lsa 42，但是指示可以有多于三个的lsa与gsa相关联。在一些实施例中，可以有至少大约10个与单个全局感测放大器(gsa 46)相关联的局部感测放大器(lsa 42)、至少大约100个与单个全局感测放大器相关联的局部感测放大器、至少大约500个与单个全局感测放大器相关联的局部感测放大器，等等。
75.图4的视图可以被认为示出了通过包含存储器单元14的三维阵列16的三维配置的切片。可以有大量的此类切片(例如，至少大约10个此类切片，至少大约50个此类切片，至少大约100个此类切片，等等)，并且切片中的每一个可以包含与大量局部感测放大器相关联的全局感测放大器46。相应地，在一些实施例中，可以有至少大约10个全局感测放大器、至
少大约50个全局感测放大器、至少大约100个全局感测放大器等等，与三维存储器阵列相关联。
76.图4a的感测放大器组件可以利用任何合适的平衡配置来平衡。图4a-1示出了利用一对晶体管68和69以及被配置为用于控制晶体管68和69的激活/去激活的控制单元70(均衡器)的示例配置67。在晶体管的源极/漏极区域处示出了电压电平q、r和s。电压电平q可以是上述的precharge电平，并且电平r和s可以是任何合适的电平，如普通技术人员所理解的那样。
77.图4的配置被描述为利用gsa 46进行read操作。在其它实施例中，在read操作期间，gsa 46可以与lsa 42结合使用。例如，图5示出了处于类似于图4的处理阶段的组件200，但是其中除了gsa 46之外，lsa 42a也用于读取操作。图5的配置类似于图4的配置，但是图5的lsa区域的边界利用实线示出，而图4的边界利用虚线示出，以图解地指示lsa区域的使用差异。参考图5a和5a-1，可以进一步理解图5的实施例和图4的实施例之间的差异。具体来说，图5a示出gsa配置现在可以是八晶体管配置，而不是图4a的12晶体管配置。图5a-1示出了与图4a-1的均衡器电路相当的电路现在利用来自位线32a和32b的信号(电压)。
78.图6以图形的方式示出在read操作期间，与图5的组件200相关联的各种结构的相对信号强度与时间的关系。在read操作的早期阶段80，在位线32a和32b之间的信号强度方面的差异被示出为量s1。在一些实施例中，s1可以小于或等于约200mv(毫伏)。在随后的阶段82处，利用lsa电路系统42增强在位线32a和32b之间的信号强度方面的差异。在阶段84期间，当数位线的信号从lsa电路系统42传送到gsa电路系统46时，在位线32a和32b之间的信号强度方面的差异可能会有微小的损失，并且然后进入阶段86，于是gsa电路系统46被用来显著增强在数位线32a和32b之间的信号强度方面的差异。
79.上面讨论的组件和结构可以在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可以并入电子系统中。此类电子系统可以用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块和专用模块中，并且可以包括多层、多芯片模块。电子系统可以是多种系统中的任何一种，诸如，例如相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明装置、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、航空器等。
80.除非另有说明，否则本文描述的各种材料、物质、成分等可以通过任何合适的方法来形成，该方法现在已知或尚待开发，包括例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。
81.术语“电介质”和“绝缘”可以用于描述具有绝缘电性质的材料。在本公开中，该术语被认为是同义词。在一些情况下，术语“电介质”的利用以及在其它情况下术语“绝缘”(或“电绝缘”)的利用可以在本公开中提供语言变化，以简化以下权利要求中的前提基础，并且并非用于指示任何显著的化学或电气差异。
82.术语“电连接”和“电耦合”都可以在本公开中利用。该术语被认为是同义词。在一些情况下一个术语的利用以及在其它情况下另一个术语的利用可以在本公开中提供语言变化，以简化以下权利要求中的前提基础。
83.附图中的各个实施例的特定定向仅用于说明目的，并且在一些应用中，该实施例可以相对于所示定向旋转。本文提供的描述以及以下权利要求涉及具有各种特征之间的所
描述关系的任何结构，而不管该结构是处于附图的特定定向还是相对于该定向旋转。
84.除非另外指示，否则附图的截面视图仅示出了截面平面内的特征，而没有示出截面平面外的材料，以便简化附图。
85.当结构称为在另一种结构“上面”、与另一种结构“相邻”或“抵靠在”另一种结构上时，它可以直接在另一种结构上面，或者也可以存在中间结构。相反，当结构称为“直接在”另一种结构上面、与另一种结构“直接相邻”或“直接抵靠在”另一种结构上时，不存在中间结构。术语“在
……
正下方”、“在
……
正上方”等并不指示直接物理接触(除非另有明确说明)，而是指示直立对齐。
86.结构(例如，层、材料等)可以称为“垂直地延伸”以指示结构通常从下面基底(例如，衬底)向上延伸。垂直延伸结构可以相对于基底的上表面基本正交地延伸，或者可以不正交地延伸。
87.一些实施例包括具有位于基底上的存储器阵列的集成组件。存储器阵列具有存储器单元的三维布置。第一感测放大器电路系统与基底相关联，并且包括位于存储器阵列正下方的感测放大器。垂直延伸的数位线穿过存储器单元的布置并且与第一感测放大器电路系统耦合。第二感测放大器电路系统与基底相关联，并且从第一感测放大器电路系统偏离。控制电路系统被配置为选择性地将数位线耦合到电压供给端子或第二感测放大器电路系统。
88.一些实施例包括集成组件，该集成组件包含位于基底上的存储器阵列。第一感测放大器电路系统与基底相关联，并且包含位于存储器阵列正下方的感测放大器。垂直延伸的数位线与存储器阵列相关联，并且与第一感测放大器电路系统耦合。第二感测放大器电路系统从第一感测放大器电路系统偏离。第一感测放大器电路系统被配置为用于precharge操作中。第二感测放大器电路系统被配置为用于read/write操作中，但不用于precharge操作中。
89.一些实施例包括集成组件，该集成组件包含位于基底上的存储器阵列。垂直延伸的数位线与存储器阵列相关联。感测放大器位于存储器阵列下方，并且与数位线耦合。布线结构耦合到数位线中的每一个，并且延伸到mux部件。mux部件与数位线一一对应。mux部件中的每一个包含第一晶体管和第二晶体管。第一晶体管具有第一栅极、第一源极/漏极区域和第二源极/漏极区域。第一栅极将第一和第二源极/漏极区域彼此门控地耦合。第二晶体管具有第二栅极、第三源极/漏极区域和第四源极/漏极区域。第二栅极将第三和第四源极/漏极区域彼此门控地耦合。布线结构与第二和第三源极/漏极区域耦合。
90.第一源极/漏极区域与第二感测放大器电路系统耦合。第四源极/漏极区域与电压源耦合。第一和第二栅极与mux驱动器电路系统耦合，该mux驱动器电路系统被配置为选择性地激活/去激活第一和第二栅极。
91.根据法规，已经以关于结构和方法特征或多或少特定的语言描述了本文公开的主题。然而，应当理解，权利要求不限于所示出和描述的特定特征，因为本文公开的装置包含示例实施例。因此，权利要求应按字面意义提供全部范围，并且应根据等同原则适当解释。