一种数据读出电路及存储器的制作方法

技术特征：
1.一种数据读出电路，其特征在于，所述数据读出电路包括比较基准电路和放大器电路，所述比较基准电路连接放大器电路，所述放大器电路还接入多个存储单元；所述放大器电路，用于依次读入多个存储单元中的数据，并依次和所述比较基准电路中的基准信号进行比较，不仅实现otp正常功能读出，同时还实现e-fuse模式下编程不足、i-fuse编程过度情况下的数据读出。2.根据权利要求1所述的一种数据读出电路，其特征在于，所述存储单元包括mos管writesw、保险丝rfuse和第一mos管readsw，所述mos管writesw的源极接入电源电压，所述mos管writesw的栅极连接编程控制信号，所述mos管writesw的漏极连接保险丝rfuse的一端，且所述mos管writesw的漏极还连接到所述放大器电路，所述保险丝rfuse的另一端连接所述第一mos管readsw的漏极，所述第一mos管readsw的栅极接入电源电压vdd或者偏置电压vbias，所述第一mos管readsw的源极接地。3.根据权利要求2所述的一种数据读出电路，其特征在于，所述比较基准电路包括保险丝rref和第二mos管readsw，所述第二mos管readsw的栅极接入电源电压vdd或者偏置电压vbias，所述第二mos管readsw的源极接地，所述第二mos管readsw的漏极连接所述保险丝rref的一端、所述保险丝rref的另一端连接所述放大器电路。4.根据权利要求2所述的一种数据读出电路，其特征在于，所述存储单元实现写入动作和读出动作的功能；所述写入动作，为将所述mos管writesw的栅极电压设为接地，所述第一mos管readsw的栅极电压设为电源电压vdd，让预设的电流(vdd/rfuse)流过保险丝rfuse并对其进行编程；所述读出动作，为将所述mos管writesw关闭，所述第一mos管readsw的栅极电压接到预设的偏置电压vbias上，让所述第一mos管readsw工作到饱和区。5.根据权利要求2所述的一种数据读出电路，其特征在于，所述放大器电路包括第一级放大电路和第二级放大电路，所述第一级放大电路为两个对称结构的放大器子电路；所述第一级放大电路包括第一级第一放大器子电路和第一级第二放大器子电路；所述第一级第一放大器子电路的一端连接所述存储单元、另一端连接所述第二级放大电路的同相输入端；所述第一级第二放大器子电路的一端连接所述比较基准电路、另一端连接所述第二级放大电路的反相输入端；所述第二级放大电路的输出端为读出数据输出端。6.根据权利要求5所述的一种数据读出电路，其特征在于，所述第一级第一放大器子电路包括mos管mp1、mos管mn1和第一单端输入放大器，所述mos管mp1的源极接入电源电压，所述mos管mp1的栅极连接第一单端输入放大器的输出端，且所述mos管mp1的栅极与第一单端输入放大器的输出端的公共端记作b1点，所述mos管mp1的漏极连接所述mos管mn1的漏极，所述mos管mn1的栅极连接mos管mn1的漏极，所述mos管mn1的源极接地；所述第一单端输入放大器的输入端同时连接所述mos管mp1和mos管mn1的漏极，且所述mos管mp1、mos管mn1的漏极记作a1点；所述a1点的输入信号为保险丝rfuse的电流量。7.根据权利要求6所述的一种数据读出电路，其特征在于，所述b1点、mos管mp1和a1点组成负反馈结构；所述负反馈结构的执行过程为：当a1点电压降低时，a1点的电压变化通过第一级放大电路后使得b1点的电压降低，b1
点的电压降低将通过mos管mp1增加流向保险丝rfuse和mos管mn1的电流，通过负反馈结构调整的过程从而限制a1点电压降低的幅度；当a1点电压升高时，a1点的电压变化通过第一级放大电路后使得b1点的电压升高，b1点的电压升高将会通过mos管mp1减少流向保险丝rfuse和mos管mn1的电流，通过负反馈结构调整的过程从而限制a1点电压升高的幅度。8.根据权利要求5所述的一种数据读出电路，其特征在于，所述第一级第二放大器子电路包括mos管mp2、mos管mn2和第二单端输入放大器，所述mos管mp2的源极接入电源电压，所述mos管mp2的栅极连接第二单端输入放大器的输出端，且所述mos管mp2的栅极与第二单端输入放大器的输出端的公共端记作b2点，所述mos管mp2的漏极连接所述mos管mn2的漏极，所述mos管mn2的栅极连接mos管mn2的漏极，所述mos管mn2的源极接地；所述第二单端输入放大器的输入端同时连接所述mos管mp2和mos管mn2的漏极，且所述mos管mp2、mos管mn2的漏极记作a2点。9.一种otp一次性可编程存储器，其特征在于，所述存储器包括如权利要求1至8中任一所述的一种数据读出电路，还包括若干个存储单元横纵排布的存储阵列；所述存储阵列中的每行存储单元依次串连，且对应连接一个row选择控制信号；所述存储阵列中的每列存储单元依次串连，且末端存储单元连接至所述的一种数据读出电路中所述放大器电路的同相输入端；所述比较基准电路连接至每个所述的一种数据读出电路中所述放大器电路的反相输入端；每列存储单元对应连接一个wen选择控制信号。10.根据权利要求9所述的一种otp一次性可编程存储器，其特征在于，所述wen选择控制信号连接至到所述存储单元的mos管writesw；所述row选择控制信号连接到第一mos管readsw；当第一mos管readsw和mos管writesw同时打开时，其对应的存储单元被写入数据；当mos管writesw关闭，第一mos管readsw接入偏置电压vbias时，其对应的存储单元为数据读取动作。

技术总结
本发明公开了一种数据读出电路及存储器，涉及OTP一次性可编程存储器技术领域。所述数据读出电路包括比较基准电路和放大器电路，所述比较基准电路连接放大器电路，所述放大器电路还接入多个存储单元；所述放大器电路，用于依次读入多个存储单元中的数据，并依次和所述比较基准电路中的基准信号进行比较，不仅实现OTP正常功能读出，同时还实现E-fuse模式下编程不足、I-fuse编程过度情况下的数据读出。本发明可以允许保险丝电阻很大范围的变化，只要最终电阻能够大于参考电阻都能正常读出数据；本发明提高了OTP的可靠性，使得编程写入数据变得可靠。变得可靠。变得可靠。


技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：四川创安微电子有限公司
技术研发日：2022.04.21
技术公布日：2022/7/15