用于生产在多晶SiC的载体衬底上包含单晶SiC的薄层的复合结构的方法与流程

用于生产在多晶sic的载体衬底上包含单晶sic的薄层的复合结构的方法
技术领域
1.本发明涉及用于微电子器件的半导体材料的领域。本发明更具体地涉及一种用于生产在晶体碳化硅(特别是多晶碳化硅)的载体衬底上包含单晶碳化硅的薄层的复合结构的方法。


背景技术：

2.近年来，对碳化硅(sic)的兴趣不断增加，因为这种半导体材料能够提高处理能量的能力。sic正越来越广泛地用于新型功率器件的生产，以满足电子领域(例如，特别是电动车辆领域)不断发展的需求。
3.相对于传统的硅功率器件和集成电源系统，基于单晶碳化硅的功率器件和集成电源系统能够以更小的活性区尺寸管理更高的功率密度。为了进一步限制sic功率器件的尺寸，有利的是生产垂直元件，而不是横向元件。为此，sic结构必须能够在布置在所述结构的正面的电极和布置在背面的电极之间进行垂直导电。
4.然而，旨在用于微电子工业的单晶sic衬底仍然昂贵，并且难以以较大尺寸供应。因此，有利的是使用薄层转移解决方案，以生产通常在不太昂贵的载体衬底上包含单晶sic的薄层的复合结构。公知的薄层转移解决方案为smart cut
tm
工艺，其基于轻离子的注入和直接键合组装。例如，这种工艺能够生产包含与多晶sic(p-sic)的载体衬底直接接触的单晶sic(c-sic)的薄层(取自c-sic供体衬底)的复合结构，所述复合结构能够进行垂直导电。然而，仍然难以通过两个c-sic和p-sic衬底之间的分子粘附实现高质量的直接键合，因为所述衬底的粗糙度和表面条件的管理是复杂的。
5.从该工艺衍生的各种方法也是现有技术已知的。例如，f.mu等人(ecs transactions,86(5)3-21,2018)在通过使用氩轰击来活化待接合的表面之后实施直接键合(sab表示“表面活化键合”)：这种在键合之前的处理会产生非常高密度的悬挂键(其会促进组装界面处的共价键的形成)，并因此产生较高的键合能。然而，这种方法的缺点为会在单晶sic供体衬底的表面产生非晶层，这会对c-sic的薄层和p-sic的载体衬底之间的垂直导电产生负面影响。
6.已经提出了解决方案以解决该问题，更特别是在文献ep3168862中，其将掺杂物种注入到所述非晶层中以恢复其电性质。这种方法的主要缺点是其复杂性及其成本。
7.还已知的是文献us8436363，其描述了一种用于生产包含布置在金属载体衬底上的c-sic的薄层的复合结构的方法，所述金属载体衬底的热膨胀系数与薄层的热膨胀系数相匹配。该生产方法包括以下步骤：
[0008]-在c-sic供体衬底中形成掩埋脆性面，并在上述掩埋脆性面和供体衬底的前表面之间界定薄层；
[0009]-在供体衬底的前表面上沉积金属(例如钨或钼)层，以形成具有足够厚度的载体衬底，从而实现增强件的作用；
[0010]-沿着掩埋脆性面分离，从而一方面形成包含金属载体衬底和c-sic的薄层的复合结构，另一方面形成c-sic供体衬底的剩余部分。
[0011]
然而，当形成载体衬底的材料为p-sic时，这种生产方法是不相容的，其需要在高于1200℃(用于生产p-sic的通常温度)的温度下进行沉积。具体地，在这些高温下，掩埋脆性面中存在的空腔的生长动力学快于p-sic层的生长动力学，并且在开始发生起泡之前未达到增强效果所需的厚度，这和与空穴垂直对齐的层的形变相关。
[0012]
无论采用何种层转移技术，产生的另一个问题是提供一种包含具有极高质量的薄c-sic层的复合结构，更特别是不含扩展缺陷(或者具有极低密度的这种缺陷)的问题，所述扩展缺陷可能会对待在所述薄层上生产的功率器件的性能和可靠性产生不利影响。


技术实现要素：

[0013]
发明目的
[0014]
本发明涉及一种现有技术的替代解决方案，并且旨在完全或部分地克服上述缺点。本发明更具体地涉及一种用于生产包含布置在晶体sic载体衬底上的高质量的薄c-sic层的复合结构的方法。
[0015]
发明的简要描述
[0016]
本发明涉及一种用于生产包含布置在碳化硅的载体衬底上的单晶碳化硅的薄层的复合结构的方法。所述方法包括：
[0017]
a)提供单晶碳化硅的初始衬底的步骤，
[0018]
b)在初始衬底上外延生长单晶碳化硅的供体层以形成供体衬底的步骤，所述供体层具有比初始衬底更低的晶体缺陷密度，
[0019]
c)将轻物种离子注入至供体层以形成掩埋脆性面的步骤，所述掩埋脆性面在所述掩埋脆性面和所述供体层的自由表面之间界定薄层，
[0020]
d)在供体层的自由表面上形成碳化硅的载体衬底的步骤，其包括在介于400℃和1100℃之间的温度下进行沉积，和在供体层和载体衬底之间限定非绝缘界面，
[0021]
e)沿着掩埋脆性面分离以一方面形成复合结构并另一方面形成供体衬底的剩余部分的步骤，
[0022]
f)机械处理和/或化学处理复合结构以使薄层的自由表面平滑并校正复合结构的厚度均匀性的步骤。
[0023]
根据本发明的其它有利的且非限制性的特征(单独或根据任何技术上可行的组合)：
[0024]
·
步骤d)的沉积在介于600℃和900℃之间，甚至优选介于700℃和800℃之间的温度下进行，并基于化学气相沉积技术或烧结技术或使用陶瓷粉末的溶液的液相沉积技术；
[0025]
·
步骤d)的沉积为通过直接液体注射辅助的化学气相沉积；
[0026]
·
步骤d)的沉积为等离子体增强化学气相沉积或低压化学气相沉积；
[0027]
·
步骤d)的沉积以大于10微米/小时，甚至优选大于50微米/小时的速率进行；
[0028]
·
在步骤d)的沉积结束时，载体衬底具有大于或等于50微米的厚度，甚至具有大于或等于100微米的厚度；
[0029]
·
步骤a)包括在初始衬底上形成单晶转化层，用于将初始衬底的基平面位错缺陷
转化为螺旋边缘位错缺陷；
[0030]
·
外延生长步骤b)在高于1200℃，优选介于1500℃和1650℃之间的温度下进行；
[0031]
·
在步骤c)的过程中注入的轻物种选自氢和/或氦；
[0032]
·
分离步骤e)在高于或等于步骤d)的沉积的温度的温度下操作；
[0033]
·
分离步骤e)通过向包含与供体衬底接合的载体衬底的叠层施加机械应力来操作；
[0034]
·
步骤f)包括对复合结构的正面和背面同时进行化学-机械抛光；
[0035]
·
所述方法包括在步骤f)之前或之后在介于1000℃和1800℃之间的温度下进行热处理的步骤；
[0036]
·
所述方法包括在复合结构的薄层上外延生长单晶碳化硅的额外层的第二步骤g)；
[0037]
·
所述方法包括修复供体衬底的剩余部分以将其重新用作初始衬底或供体衬底的步骤；
[0038]
·
将供体衬底的剩余部分重新用作全新的供体衬底至少两次。
附图说明
[0039]
通过本发明的以下详细描述并参考附图，本发明的其它特征和优点将变得显而易见，在附图中：
[0040]
[图1]图1显示了通过根据本发明的生产方法生产的复合结构；
[0041]
[图2a]
[0042]
[图2b]
[0043]
[图2c]
[0044]
[图2d]
[0045]
[图2e]
[0046]
[图2f]
[0047]
[图2g]图2a至图2g显示了根据本发明的生产方法的步骤；
[0048]
[图3a]
[0049]
[图3b]图3a和图3b显示了根据本发明的生产方法的步骤。
具体实施方式
[0050]
在说明书中，附图中的相同附图标记可以用于相同类型的元件。附图为示意图，并且为了清楚起见，其未按比例绘制。特别地，层沿z轴的厚度相对于沿x轴和y轴的横向尺寸未成比例；并且在附图中无需考虑这些层相对于彼此的相对厚度。
[0051]
本发明涉及一种用于生产包含布置在碳化硅的载体衬底20上的单晶碳化硅的薄层10的复合结构1的方法(图1)。载体衬底20是晶体的，并且有利地是多晶的(“p-sic”将在下文中用于表示多晶sic)。
[0052]
所述方法首先包括提供单晶碳化硅的初始衬底11的步骤a)(图2a)。在本说明书的剩余部分中，“c-sic”将用于表示单晶碳化硅。
[0053]
初始衬底11优选呈现直径为100mm或150mm或甚至200mm且厚度通常介于300微米
和800微米之间的晶片的形式。其具有正面11a和背面11b。正面11a的表面粗糙度有利地小于1nm ra(平均粗糙度)，其通过原子力显微镜(afm)在20微米
×
20微米的扫描区域上测得。
[0054]
所述方法随后包括在初始衬底11上外延生长单晶碳化硅供体层110以形成供体衬底111的步骤b)(图2b)。进行外延生长步骤使得供体层110具有比初始衬底11更低的晶体缺陷密度。
[0055]
c-sic的初始衬底11通常为4h或6h多型体，并表现出相对于《11-20》晶轴小于4.0
°±
0.5
°
的取向偏离(“斜切”)和小于或等于5/cm2，或甚至小于1/cm2的螺旋位错(“微管”)密度。n(氮)-掺杂，其电阻率优选介于0.015ohm.cm和0.030ohm.cm之间。所选择的初始衬底11可以具有较低的基平面位错(bpd)缺陷密度，通常小于或等于3000/cm2。bpd密度为约1500/cm2的c-sic的衬底是可合理获得的，因此更容易供应。
[0056]
期望的是，将在本发明的方法结束时形成复合结构1的薄c-sic层10的供体层110具有比初始衬底11更高的晶体质量，以便符合待在所述薄层10上生产的垂直元件的所需规范。原因在于，在c-sic的层或衬底中存在各种类型的扩展缺陷。这些扩展缺陷可能会对元件的性能和可靠性产生不利影响。特别地，bpd缺陷对于双极性元件是致命的：原因是当电子-空穴对的复合能可用时，shockley堆垛层错(ssf)从位错延伸。ssf堆垛层错在元件的活性区域内的扩展导致元件在导通状态下的电阻增加。
[0057]
因此，生产c-sic供体层110使得其bpd缺陷密度小于或等于1/cm2。
[0058]
为此目的，外延生长步骤b)在高于1200℃，优选介于1500℃和1650℃之间的温度下进行。所使用的前体为甲硅烷(sih4)、丙烷(c3h8)或乙烯(c2h4)；载气可以为含氩气或不含氩气的氢气。
[0059]
通过促进初始衬底11中存在的bpd缺陷至螺旋边缘位错或ted的转化来获得供体层110中的低bpd缺陷率。
[0060]
根据一个特别的实施方案，步骤a)包括形成单晶转化层13，优选c-sic，用于最大限度地将初始衬底11中的bpd缺陷转化为ted缺陷(图3a)。为此目的，有利的是，对于c-sic的初始衬底11选择接近4
°
的低斜切角，以增强在外延生长之前实现的原位蚀刻，以高生长速率(通常大于5μm/h)为目标，以及最后选择前体流中c/si比接近1的单晶转化层13的生长条件。
[0061]
然后，步骤b)需要在所述转化层13上进行供体层110的外延生长(图3b)。根据该特别的实施方案，还可以获得bpd缺陷密度小于或等于1/cm2，或甚至小于0.1/cm2的c-sic的供体层110。此外，由于单晶转化层13未旨在转移到复合结构1中，因此在根据本发明的方法结束时双极性退化的可能性(空穴到达bpd/ted转化点下方的可能性)可忽略不计(《0.1％)。旨在减少双极性退化的现有技术涉及在转化层和活性层之间集成复合层(掺杂有超过1e18 at/cm3的氮)。以10μm的厚度和大于5e18/cm3的浓度为代价，相对于不包含该复合层的基底结构，该复合层能够将存在空穴的可能性降低至0.1％。在本发明中，由于未转移单晶转化层13，因此空穴到达双极性退化的成核点(bpd-ted转化点或任何bpd点)的可能性至少小于0.1％，或甚至接近0％。
[0062]
在外延生长步骤b)之前可以实现初始衬底11的常规清洁或蚀刻程序，其旨在消除可能存在于正面11a上的部分或全部的颗粒物、金属或有机污染物或者自然氧化层。
[0063]
根据本发明的生产方法还包括将轻物种离子注入至供体层110直至代表薄层10的
期望厚度的预定深度的步骤c)，并且在任何情况下其均不应到达初始衬底11(和/或转化层13，当其存在时)。该注入在供体层110中产生掩埋脆性面12，其在所述掩埋脆性面12和所述供体层110的自由表面11a之间界定薄层10(图2c)。
[0064]
所注入的轻物种优选为氢、氦或者共同注入这两种物种。参考smart cut
tm
工艺可知，这些轻物种将在给定深度周围形成微腔，所述微腔分布在薄层中并平行于供体层110的自由表面11a(即平行于附图中的平面(x，y))。为了简洁起见，将该薄层称为掩埋脆性面12。
[0065]
选择轻物种的注入能量以使其到达供体层110中的确定深度。
[0066]
通常，以介于10kev和250kev之间的能量和介于5e16/cm2和1e17/cm2之间的剂量注入氢离子，从而界定厚度为约100nm至1500nm的薄层10。
[0067]
在离子注入步骤之前，可以在供体层110的自由面上沉积保护层。该保护层可以由例如氧化硅或氮化硅的材料构成。
[0068]
根据本发明的方法随后包括在供体层110的自由表面上形成晶体碳化硅的载体衬底20的步骤d)(图2d)。该步骤d)包括在介于400℃和1100℃之间的温度下进行沉积。步骤d)的沉积有利地在介于600℃和900℃之间，甚至优选介于700℃和800℃之间的温度下进行。
[0069]
此外，步骤d)在供体层110和载体衬底20之间限定了非绝缘界面。换言之，进行步骤d)使得供体层110和载体衬底20之间的界面是导电的：目标是所述界面的具体电阻通常小于1mohm.cm2，或甚至小于0.1mohm.cm2。有利地，为了确保界面的导电性，通过hf(氢氟酸)脱氧、湿法或者干法除去供体层110的自由面上存在的自然氧化物。供替选地，沉积在载体衬底20上的前几纳米的过度掺杂可以促进供体层110和载体衬底20之间的界面的导电性。
[0070]
同样有利地，在脱氧和/或形成载体衬底20之前，对供体衬底111应用清洁程序，从而除去可能存在于所述衬底的自由面上的部分或全部的颗粒物、金属污染物或有机污染物。
[0071]
步骤d)的沉积可以通过各种技术进行。
[0072]
根据第一选择，载体衬底20可以通过烧结技术成型。根据该技术，在高温和高压下压实sic粉末。可以以这种方法获得固体陶瓷层。在本发明的上下文中，直接在经注入的供体衬底111上进行烧结，从而在烧结之后立即获得较厚且粘附至供体层110的载体衬底20。经烧结的材料(载体衬底20)需要获得足够的内聚力，以能够进行随后在下文描述的后续分离步骤e)。因此，需要将sic粉末的烧结温度降低至该分离温度以下。为此目的，使用常规添加剂(例如硼、碳或aln)，或者使用sic纳米粉末。
[0073]
根据第二选择，载体衬底20可以通过使用陶瓷粉末的溶液的液相沉积技术成型。在这种情况下，陶瓷前体聚合物材料(pdc表示“源自陶瓷的聚合物”)与陶瓷粉末(例如sic)混合。获得粘性溶液，其可以通过铺展、旋涂或者模制以层的形式沉积。低温(约200℃)烘烤会导致材料的聚合和交联，并导致所沉积的层的固化。因此，在低温下进行载体衬底20的成型。随后，高温(》600℃)下的烘烤操作能够使聚合物热解。则所获得的材料为纯陶瓷。在本发明的上下文中，目标将是获得sic材料或sicn材料。陶瓷原料为粉末形式的sic，并且pdc为来自聚碳硅烷或聚有机硅酮(用于获得sic)和聚有机硅氮烷(用于获得sicn)类的分子。
[0074]
根据第三选择，步骤d)的沉积可以通过化学气相沉积技术(cvd)进行。
[0075]
例如，沉积可以通过热cvd技术(例如常压沉积(apcvd)或低压沉积(lpcvd))进行。前体可以选自甲基硅烷、二甲基二氯硅烷或者二氯硅烷 异丁烷。
[0076]
沉积可以为等离子体增强cvd技术(pecvd)，例如以四氯化硅和甲烷为前体。用于形成产生等离子体的放电的源的频率优选为约3.3mhz，更通常介于10khz和100ghz之间。
[0077]
步骤d)的沉积还可以基于直接液体注入辅助化学气相沉积技术(dli-cvd)。这种技术在所提供的物质(前体)和所获得的沉积厚度之间提供高产率，而无需使用含氯前体，因此限制了成本和环境限制。dli-cvd沉积使用二硅烷丁烷前体或聚甲硅烷基乙烯前体，所述前体为纯净的或经稀释的。这种技术描述于guilhaume boisselier的论文(2013年，“chemical vapour deposition of chromium,silicon and hafnium carbides,assisted by pulsed liquid injection”)中，用于在部件(例如由钢或合金制成的金属部件)上沉积陶瓷涂层的应用，以在极高温度下处理的过程中保护所述部件。
[0078]
申请人开发了一种用于完全不同的应用的基于dli-cvd技术的沉积步骤d)，即在c-sic的供体层110上形成sic的载体衬底20，用于生产旨在用于微电子领域的复合衬底。确定沉积的参数(例如，6.7kpa的压力，介于700℃和850℃之间的温度)，使得载体衬底20具有良好的导电性(介于0.015ohm.cm和0.03ohm.cm之间)、高热导率(大于或等于200w.m-1
.k-1
)以及与薄层10的热膨胀系数类似的热膨胀系数(在环境温度下通常介于3.8
e-6/k和4.2
e-6/k之间)。
[0079]
为了获得这些性质，载体衬底20可以例如具有以下结构特性：多晶结构、3c sic晶粒、111取向、1μm至10μm的平均尺寸、最终电阻率小于或等于0.03ohm.cm的n型掺杂。
[0080]
无论采用何种技术，cvd沉积有利地以大于10微米/小时，甚至大于50微米/小时，还甚至大于100微米/小时的速率进行。除了明显的经济意义之外，重要的是快速达到载体衬底20的显著厚度，以确保相对于掩埋脆性面12的增强效果，在所述掩埋脆性面12中空腔遵循热激发生长。
[0081]
在步骤d)结束时，载体层20具有大于或等于50微米的厚度，或甚至具有大于或等于100微米的厚度。由步骤d)产生的叠层211包括布置在供体层110上的载体衬底20，所述载体衬底20又布置在初始衬底11上。
[0082]
根据本发明的方法随后包括沿着掩埋脆性面12分离以一方面形成复合结构1并另一方面形成供体衬底的剩余部分111’的步骤e)(图2e)。
[0083]
根据一个有利的实施方案，分离步骤e)通过在大于或等于步骤d)的沉积的温度的分离温度下向叠层211应用热处理来操作。具体地，掩埋脆性面12中存在的微腔遵循生长动力学，直至出现破裂波，所述破裂波将在掩埋脆性面12的整个范围内传播，并导致复合结构1和初始衬底的剩余部分111’之间的分离。实际上，取决于步骤c)的注入条件，温度可以介于950℃和1200℃之间。
[0084]
根据替选实施方案，分离步骤e)通过向叠层211施加机械应力来操作。例如，可以通过靠近掩埋脆性面12插入工具(例如剃须刀刀片)来施加应力。作为示例，分离应力可以为约数gpa，优选大于2gpa。
[0085]
根据另一个实施方案，在步骤d)中形成载体衬底20的过程中或者在步骤d)中形成载体衬底20结束时直接进行沿着掩埋脆性面12的分离步骤e)，更特别是当该步骤中的沉积温度在800℃至1100℃的范围内时。
[0086]
如本身所已知的，在分离步骤e)结束时，复合结构1的薄层10的自由面10a具有介于5nm rms和100nm rms之间的表面粗糙度(通过使用原子力显微镜(afm)在20微米
×
20微
米的扫描区域上测得)。
[0087]
因此，根据本发明的方法包括机械处理和/或化学处理复合结构1以使薄层10的自由表面10a平滑并校正复合结构1的厚度均匀性的步骤f)(图2f)。
[0088]
因此，步骤f)可以包括对薄层10的自由面10a进行化学-机械抛光(cmp)，通常除去约50nm至1000nm的材料，以获得小于0.5nm rms(在20μm
×
20μm的afm视野内)，或甚至小于0.3nm的最终粗糙度。步骤f)还可以包括化学处理或等离子体处理(清洁或蚀刻)，例如sc1/sc2(标准清洁1，标准清洁2)清洁和/或hf(氢氟酸)清洁或者n2、ar、cf4等离子体等，以进一步提高薄层10的自由面10a的质量。
[0089]
此外，步骤f)可以包括对载体衬底20的背面20b进行化学-机械抛光(cmp)和/或化学处理(蚀刻或清洁)和/或机械处理(研磨)，以改善所述载体衬底20的厚度均匀性及其背面20b的粗糙度。期望小于0.5nm rms(通过使用原子力显微镜(afm)在20微米
×
20微米的视野上测得)的粗糙度，从而生产至少一个金属电极存在于复合衬底1的背面20b的垂直元件。
[0090]
在该步骤f)中，还可以对复合结构1的边缘进行抛光或研磨，从而使其圆形轮廓和边缘圆角的形状符合微电子制造工艺的要求。
[0091]
根据一个有利的实施方案，化学-机械处理步骤f)包括对复合结构1的正面10a和背面20b同时进行抛光(cmp)，以平滑并改善所述结构1的厚度均匀性。正面和背面的抛光参数可能不同，并且c-sic表面和p-sic表面的平滑通常需要不同的耗材。当载体衬底20由p-sic制成时，更特别地强调背面20b的抛光的机械成分，从而限制抛光的化学成分对晶界的优先攻击。举例而言，可以改变抛光参数(例如旋转速度(抛光头和抛光板)、压力、研磨剂的浓度和物理性质(即钻石纳米颗粒的直径介于约10nm和1μm之间))，以强调机械成分。
[0092]
还根据一个有利的实施方案，步骤f)之前或之后是在介于1000℃和1800℃之间的温度下热处理约一小时直至数小时的步骤f’)。该步骤的目的为通过在适当的情况下形成载体衬底20的晶体构型来稳定复合结构1，使得结构1与随后的在高温下的热处理(其是在薄层10上制造元件所必需的)相容。
[0093]
根据本发明的方法可以包括在复合结构1的薄层10上外延生长单晶碳化硅的额外层10’的第二步骤g)(图2g)。当需要相对较多的有用层厚度100(通常为约5微米至50微米)来制造元件时，应用这种步骤。可以任选地选择与步骤b)的外延条件相似的外延条件(优选在低温下)，从而限制由于复合结构1而在有用层100(对应于薄层10和额外层10’的组件)中产生的应力。
[0094]
最后，生产方法可以包括修复供体衬底的剩余部分111’以将其重新用作初始衬底1或供体衬底111的步骤。这种修复步骤基于通过边缘或表面化学-机械抛光和/或通过机械研磨和/或通过湿法或干法化学蚀刻对面110’a进行的一次或多次处理(图2e)。步骤b)中形成的供体层110的厚度优选限定为使得供体衬底111的剩余部分111’可以重新作用供体衬底111至少两次。优选地，当存在转化层13时，应注意保持所述层完好无损，换言之，始终保持供体层10在供体衬底的剩余部分111’上的一部分。因此，当供体衬底10的一部分不足以生产复合结构1时，仅需要供体层10的外延生长步骤，而无需先前的转化层13的生长步骤。
[0095]
实施例1：
[0096]
根据一个非限制性的示例性实施方案，在生产方法的步骤a)中提供的初始衬底11为由c-sic制成的晶片，所述c-sic为4h多型体，相对于《11-20》轴具有4.0
°±
0.5
°
的取向，
并具有150mm的直径和350μm的厚度。
[0097]
在c-sic供体层110的外延生长的步骤b)之前，在初始衬底11上进行常规rca清洁程序(标准清洁1 标准清洁2)，随后是卡罗酸(硫酸和过氧化氢的混合物)，然后是hf(氢氟酸)。
[0098]
在温度为1650℃的外延室中使用前体(例如甲硅烷(sih4)和丙烷(c3h8)或乙烯(c2h4))进行生长，从而生产厚度为30微米的c-sic供体层110(生长速率：10微米/小时)。供体层的bpd缺陷密度为约1/cm2。
[0099]
以150kev的能量和6e16 h /cm2的剂量将氢离子注入通过供体层110的自由表面。由此在初始衬底11中在约800nm的深度处产生掩埋脆性面12。
[0100]
在供体衬底111上进行rca 卡罗酸的清洁程序，以从供体层110的自由面除去可能的污染物。
[0101]
在供体层110上在850℃的温度下在6.7kpa的压力下使用前体二硅烷丁烷(dsb)进行dli-cvd沉积7分钟，从而使载体衬底20达到至少10微米的厚度。在这些条件下，载体衬底20是多晶的。
[0102]
然后向叠层211应用1000℃烘烤50分钟，并且在所述烘烤的过程中在掩埋脆性面12处发生分离。
[0103]
在该分离步骤e)结束时，由薄层10和载体衬底20形成的复合结构1与供体衬底的剩余部分111’分离。
[0104]
进行双面抛光以恢复薄层10和载体衬底20的背面的表面粗糙度。
[0105]
实施例2：
[0106]
根据一个非限制性的示例性实施方案，在生产方法的步骤a)中提供的初始衬底11为由c-sic制成的晶片，所述c-sic为4h多型体，相对于《11-20》轴具有4.0
°±
0.5
°
的取向，并具有150mm的直径和350μm的厚度。
[0107]
在c-sic供体层110的外延生长的步骤b)之前，在初始衬底11上进行常规rca清洁程序(标准清洁1 标准清洁2)，随后是卡罗酸(硫酸和过氧化氢的混合物)，然后是hf(氢氟酸)。
[0108]
在外延室中形成转化层13。在初始衬底11上开始该层13的外延生长之前，在1700℃的温度下的室中进行氢气烘烤10分钟至20分钟的时间。随后在1650℃的温度下使用前体(例如甲硅烷(sih4)和丙烷(c3h8)或乙烯(c2h4))以约6微米/小时的生长速率进行c-sic的转化层13的外延生长，以获得1微米的厚度。由气态前体获得的c/si比保持在接近1的值附近，通常介于0.95和1.05之间。
[0109]
在同一外延室中，在1650℃的温度下使用相同的前体生长c-sic供体层110，但是将c/si比调节至1.2的值或基本上更大的值附近。相对于用于生长转化层13所使用的流量，前体的总流量增加-例如，流量加倍。在约180分钟之后，获得厚度为30微米的供体层10(生长速率：10微米/小时)。供体层10的bpd缺陷密度为约1/cm2，或甚至小于1/cm2。
[0110]
以150kev的能量和6e16 h /cm2的剂量将氢离子注入通过供体层110的自由表面。由此在初始衬底11中在约800nm的深度处产生掩埋脆性面12。
[0111]
向供体衬底111应用rca 卡罗酸的清洁程序，以从供体层110的自由面除去可能的污染物。
[0112]
在供体层110上在800℃的温度下在sicl4/ch4/ar气氛中以3.3mhz的等离子体产生频率进行pecvd沉积；调节沉积室内的压力，以使载体衬底20获得约300微米/小时的沉积速率。沉积速率不能过高，从而限制沉积之后载体衬底20的自由表面的粗糙度。在这些条件下，载体衬底20是多晶的。
[0113]
然后向叠层211应用1100℃烘烤50分钟，并且在所述烘烤的过程中在掩埋脆性面12中发生分离。
[0114]
在该分离步骤e)结束时，由薄层10和载体衬底20形成的复合结构1与供体衬底的剩余部分111’分离。
[0115]
进行双面抛光以恢复薄层10和载体衬底20的背面20b的表面粗糙度。
[0116]
本发明当然不限于所描述的实施方案和实施例，并且可以向其中引入变体实施方案，而不偏离由权利要求书限定的本发明的范围。