一种超势垒栅肖特基整流器及其制造方法

1.本发明涉及功率半导体电力电子器件技术领域，具体是一种超势垒栅肖特基整流器及其制造方法。


背景技术：

2.功率半导体整流器，广泛应用于功率转换器和电源中。现有的肖特基势垒整流器，如图1所示，主要应用于100v以下的中低压范围，反向恢复时间短。现有的超势垒整流器，通常在阳极和阴极之间整合并联的整流二极管和mos晶体管来形成具有较低正向导通电压的整流器件，在100v以下的应用中具有明显的竞争优势。
3.已经公开的典型的超势垒整流器，如图2和图3所示，有多种结构和相应的制造方法，但在几伏到几十伏领域，由于漂移区需要形成尺寸相对较大p型基区，超势垒整流器低正向压降的优势逐渐消失，而普通肖特基整流器的正向压降难易继续降低。


技术实现要素：

4.本发明的目的是提供一种超势垒栅肖特基整流器，包括下电极层、重掺杂第一导电类型衬底层、第一导电类型外延层、超势垒栅肖特基表面接触结构和上电极层。
5.所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
6.所述第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
7.所述超势垒栅肖特基表面接触结构覆盖于第一导电类型外延层之上。
8.所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构。
9.所述超势垒栅结构和肖特基接触结构相接触。
10.所述上电极层覆盖于超势垒栅肖特基表面接触结构之上。
11.优选的，所述肖特基接触结构包括肖特基势垒接触区。所述肖特基势垒接触区位于第一导电类型外延层之上的部分表面。
12.所述超势垒栅结构包括超薄栅介质层、栅电极层。
13.所述超薄栅介质层覆盖于第一导电类型外延层之上的部分表面。所述栅电极层覆盖于超薄栅介质层之上。
14.所述上电极层覆盖于栅电极层和肖特基势垒接触区之上。
15.所述超势垒栅结构具有正向mos感应沟道导通功能。
16.优选的，所述肖特基接触结构包括肖特基势垒接触区。
17.所述肖特基势垒接触区位于第一导电类型外延层之上的部分表面。
18.所述超势垒栅结构包括超薄栅介质层。
19.所述超薄栅介质层覆盖于第一导电类型外延层之上的部分表面。
20.所述上电极层覆盖于超薄栅介质层和肖特基势垒接触区之上。
21.所述超势垒栅结构具有正向mos感应沟道导通功能。
22.优选的，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结
终端区为闭合状的环形结构。环形包围的中间区域为有源区。
23.优选的，所述超势垒栅肖特基表面接触结构位于有源区内部。
24.优选的，所述超薄栅介质层还覆盖于肖特基势垒接触区之上的部分表面。
25.优选的，所述超薄栅介质层的材料为绝缘材料，包括二氧化硅、氮氧化硅和高k介质。
26.一种所述超势垒栅肖特基整流器的制作方法，包括以下步骤：
27.1)将第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
28.2)将超薄栅介质材料覆盖于第一导电类型外延层之上。
29.3)将栅电极材料覆盖于上述步骤)中的超薄栅介质材料之上。
30.形成第二导电类型保护环及结终端区的步骤。
31.4)利用掩膜层形成超薄栅介质层。
32.优选的，利用掩膜层形成栅电极层。
33.5)形成肖特基势垒接触区。
34.6)形成上电极层。所述上电极层覆盖于超薄栅介质层和肖特基势垒接触区之上。
35.7)形成下电极层。
36.本发明的技术效果是毋庸置疑的，本发明中的超势垒栅肖特基整流器属于超势垒整流器类型，可以采用平面栅工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系，在几伏到几十伏领域，正向压降进一步降低，从而使该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
附图说明
37.图1为现有技术中肖特基整流器的结构示意图；
38.图2为现有技术中超势垒整流器的结构示意图；
39.图3为现有技术中肖特基接触超势垒整流器的结构示意图；
40.图4为本发明实施例1的器件结构示意图；
41.图5为本发明实施例2的器件结构示意图。
42.图中：下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、第二导电类型体区31、重掺杂第一导电类型体区32、重掺杂第二导电类型体区33、超薄栅介质层41、栅电极层42、肖特基势垒接触区43、上电极层50。
具体实施方式
43.下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
44.实施例1：
45.参见图4，一种超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超势垒栅肖特基表面接触结构和上电极层50。
46.所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
47.所述第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
48.所述超势垒栅肖特基表面接触结构覆盖于第一导电类型外延层30之上。
49.所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构。
50.所述超势垒栅结构和肖特基接触结构相接触。
51.所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上。
52.所述肖特基接触结构包括肖特基势垒接触区43。所述肖特基势垒接触区43位于第一导电类型外延层30之上的部分表面。
53.所述超势垒栅结构包括超薄栅介质层41、栅电极层42。
54.所述超薄栅介质层41覆盖于第一导电类型外延层30之上的部分表面。所述栅电极层42覆盖于超薄栅介质层41之上。
55.所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上。
56.所述超势垒栅结构具有正向mos感应沟道导通功能。
57.超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
58.所述超势垒栅肖特基表面接触结构位于有源区内部。
59.所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面。
60.所述超薄栅介质层41的材料为绝缘材料，包括二氧化硅、氮氧化硅和高k介质，高k介质为高介电常数绝缘材料，即介电常数大于3.9的介质。
61.一种所述超势垒栅肖特基整流器的制作方法，包括以下步骤：
62.1)将第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
63.2)将超薄栅介质材料覆盖于第一导电类型外延层30之上。
64.3)将栅电极材料覆盖于上述步骤2中的超薄栅介质材料之上。
65.形成第二导电类型保护环及结终端区的步骤。
66.4)利用掩膜层形成超薄栅介质层41和栅电极层42。
67.5)形成肖特基势垒接触区43。
68.6)形成上电极层50。所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
69.7)形成下电极层10。
70.实施例2：
71.参见图5，一种超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超势垒栅肖特基表面接触结构和上电极层50。
72.所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
73.所述第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
74.所述超势垒栅肖特基表面接触结构覆盖于第一导电类型外延层30之上。
75.所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构。
76.所述超势垒栅结构和肖特基接触结构相接触。
77.所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上。
78.所述肖特基接触结构包括肖特基势垒接触区43。
79.所述肖特基势垒接触区43位于第一导电类型外延层30之上的部分表面。
80.所述超势垒栅结构包括超薄栅介质层41。
81.所述超薄栅介质层41覆盖于第一导电类型外延层30之上的部分表面。
82.所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
83.所述超势垒栅结构具有正向mos感应沟道导通功能。
84.超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
85.所述超势垒栅肖特基表面接触结构位于有源区内部。
86.所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面。
87.所述超薄栅介质层41的材料为绝缘材料，包括二氧化硅、氮氧化硅和高k介质，高k介质为高介电常数绝缘材料，即介电常数大于3.9的介质。
88.一种所述超势垒栅肖特基整流器的制作方法，包括以下步骤：
89.1)将第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
90.2)将超薄栅介质材料覆盖于第一导电类型外延层30之上。
91.3)将栅电极材料覆盖于上述步骤2中的超薄栅介质材料之上。
92.形成第二导电类型保护环及结终端区的步骤。
93.4)利用掩膜层形成超薄栅介质层41。
94.5)形成肖特基势垒接触区43。
95.6)形成上电极层50。所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
96.7)形成下电极层10。
97.实施例3：
98.一种选择第一导电类型为n型，第二导电类型为p型的超势垒栅肖特基整流器，包括下电极层10、n 衬底层20、n外延层30、超势垒栅肖特基表面接触结构和上电极层50；
99.所述n 衬底层20覆盖于下电极层10之上；
100.所述n外延层30覆盖于n 衬底层20之上；
101.所述超势垒栅肖特基表面接触结构覆盖于n外延层30之上；所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构；所述超势垒栅结构和肖特基接触结构彼此并列接触排布；
102.所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上；
103.所述肖特基接触结构由肖特基势垒接触区43构成；所述肖特基势垒接触区43位于n外延层30之上的部分表面；所述超势垒栅结构包括超薄栅介质层41、栅电极层42；所述超薄栅介质层41覆盖于n外延层30之上的部分表面；所述栅电极层42覆盖于超薄栅介质层41之上；所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上；所述超势垒栅结构具有正向mos感应沟道导通功能。
104.超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
105.所述超势垒栅肖特基表面接触结构位于有源区内部；
106.所述超薄栅介质层41还可以覆盖于肖特基势垒接触区43之上的部分表面；
107.所述超薄栅介质层41的材料包括二氧化硅、氮氧化硅和高k介质等绝缘材料。
108.实施例4：
109.一种选择第一导电类型为n型，第二导电类型为p型的超势垒栅肖特基整流器，包括下电极层10、n 衬底层20、n外延层30、超势垒栅肖特基表面接触结构和上电极层50；
110.所述n 衬底层20覆盖于下电极层10之上；
111.所述n外延层30覆盖于n 衬底层20之上；
112.所述超势垒栅肖特基表面接触结构覆盖于n外延层30之上；所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构；所述超势垒栅结构和肖特基接触结构彼此并列接触排布；
113.所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上；
114.所述的一种超势垒栅肖特基整流器，其特征在于：所述肖特基接触结构由肖特基势垒接触区43构成；所述肖特基势垒接触区43位于n外延层30之上的部分表面；所述超势垒栅结构包括超薄栅介质层41；所述超薄栅介质层41覆盖于n外延层30之上的部分表面；所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上；所述超势垒栅结构具有正向mos感应沟道导通功能；
115.超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
116.所述超势垒栅肖特基表面接触结构位于有源区内部；
117.所述超薄栅介质层41还可以覆盖于肖特基势垒接触区43之上的部分表面。
118.所述超薄栅介质层41的材料包括二氧化硅、氮氧化硅和高k介质等绝缘材料。
119.实施例5：
120.一种选取第一导电类型为n型，第二导电类型为p型的超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超薄栅介质层41、栅电极层42、肖特基势垒接触区43和上电极层50；
121.一种选取第一导电类型为n型，第二导电类型为p型的超势垒栅肖特基整流器的制作方法，包括以下主要步骤：
122.1)将n外延层覆盖于n 衬底层之上；n 衬底层为掺杂浓度19次方以上的砷衬底；n外延层为杂质浓度14到17次方的磷外延层；通常还包括形成p型保护环及结终端区的步骤；
123.2)将超薄栅介质材料覆盖于n外延层之上；超薄栅介质层41选择二氧化硅；
124.3)将栅电极材料覆盖于2)步骤中所述超薄栅介质材料之上；栅电极材料选择多晶硅；所述多晶硅通过杂质注入后退火的方式完成掺杂；
125.4)利用掩膜层形成超薄栅介质层41和栅电极层42；
126.5)形成肖特基势垒接触区43；肖特基势垒接触区43选择钛硅合金或者铂硅合金；
127.6)形成上电极层50；
128.7)形成下电极层10。
129.按照该实施例可以制作实用型的超势垒栅肖特基整流器。在几伏到几十伏领域，正向压降进一步降低。从而该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
130.实施例6：
131.一种选取第一导电类型为n型，第二导电类型为p型的超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超薄栅介质层41、
肖特基势垒接触区43和上电极层50；
132.一种选取第一导电类型为n型，第二导电类型为p型的超势垒栅肖特基整流器的制作方法，包括以下主要步骤：
133.1)将n外延层覆盖于n 衬底层之上；n 衬底层为掺杂浓度19次方以上的砷衬底；n外延层为杂质浓度14到17次方的磷外延层；通常还包括形成p型保护环及结终端区的步骤；
134.2)将超薄栅介质材料覆盖于n外延层之上；超薄栅介质层41选择二氧化硅；
135.3)利用掩膜层形成超薄栅介质层41；
136.4)形成肖特基势垒接触区43；肖特基势垒接触区43选择钛硅合金或者铂硅合金；
137.5)形成上电极层50；
138.6)形成下电极层10。
139.按照该实施例可以制作实用型的超势垒栅肖特基整流器。在几伏到几十伏领域，正向压降进一步降低。从而该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
140.实施例7：
141.采用实施例5中的制作方法制作超势垒栅肖特基整流器。其中，第一导电类型为n型，第二导电类型为p型。
142.如图4所示，本实施例制作出的超势垒栅肖特基整流器，包括下电极层10、n 衬底层20、n外延层30、超薄栅介质层41、栅电极层42、肖特基势垒接触区43和上电极层50。
143.该超势垒栅肖特基整流器还包括p型保护环及结终端区，所述p型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
144.所述n 衬底层20覆盖在下电极层10之上；
145.所述n外延层30覆盖在n 衬底层20之上。所述n 衬底层20为掺杂浓度19次方以上的砷衬底。所述n外延层30为杂质浓度15到16次方的磷外延层,一个典型的n外延层30条件可以选择1微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到20伏以上的击穿电压；
146.所述超薄栅介质层41覆盖于n外延层30之上的部分表面；超薄栅介质材料选择二氧化硅，一种典型的厚度选择为7纳米；
147.所述栅电极层42为掺杂多晶层，覆盖在超薄栅介质层41之上；
148.所述肖特基势垒接触区43覆盖于n外延层30之上的部分表面；肖特基势垒接触区43选择钛硅合金材料或者铂硅合金材料。所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面，也就是说肖特基势垒接触区43延伸到超薄栅介质层41之下的部分区域；
149.所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上。
150.采用实施例5中的制作方法制作的超势垒栅肖特基整流器在几伏到几十伏领域，正向压降进一步降低，从而使该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
151.实施例8：
152.采用实施例6中的制作方法制作超势垒栅肖特基整流器。其中，第一导电类型为n型，第二导电类型为p型。
153.如图5所示，本实施例制作出的超势垒栅肖特基整流器，包括下电极层10、n 衬底层20、n外延层30、超薄栅介质层41、肖特基势垒接触区43和上电极层50。
154.采用实施例6中的制作方法制作的超势垒栅肖特基整流器，还包括p型保护环及结终端区，所述p型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
155.所述n 衬底层20覆盖在下电极层10之上；
156.所述n外延层30覆盖在n 衬底层20之上。所述n 衬底层20为掺杂浓度19次方以上的砷衬底。所述n外延层30为杂质浓度15到16次方的磷外延层,一个典型的n外延层30条件可以选择1微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到20伏以上的击穿电压；
157.所述超薄栅介质层41覆盖于n外延层30之上的部分表面；超薄栅介质材料选择二氧化硅，一种典型的厚度选择为7纳米；
158.所述肖特基势垒接触区43覆盖于n外延层30之上的部分表面；肖特基势垒接触区43选择钛硅合金材料或者铂硅合金材料。所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面，也就是说肖特基势垒接触区43延伸到超薄栅介质层41之下的部分区域；
159.所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
160.采用实施例6中的制作方法制作的超势垒栅肖特基整流器在几伏到几十伏领域，正向压降进一步降低，从而使该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。