芯片封装模组及其制备方法、电源模块、电子设备与流程

1.本技术涉及芯片封装领域，尤其涉及一种芯片封装模组和该芯片封装模组的制备方法、应用该芯片封装模组的电源模块和电子设备。


背景技术：

2.随着封装级电源(power supply in a package，psip)、模块电源(brick module power，bmp)等电源模组对功率和应用频率的要求越来越高，驱使单颗金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)芯片向小尺寸、低损耗、高功率密度的方向演进。现有的单管mosfet封装中只包含一颗裸晶圆，在当下的制备工艺下，晶圆性能的提升速度已经逐渐无法匹配电源模组性能提升的速度。在一颗器件内部仅封装一颗裸晶圆，未能充分利用封装体在高度方向上的空间，且单颗器件的性能完全取决于裸晶圆的性能，在系统要求高而裸晶圆的性能不足时形成性能瓶颈，阻碍电源模块的进一步优化。


技术实现要素：

3.本技术实施例第一方面提供了一种芯片封装模组，包括:
4.第一导电框架；
5.第一裸片，设置在所述第一导电框架上；
6.第二导电框架，与所述第一导电框架间隔设置；
7.第一导电连接片，连接所述第一裸片背离所述第一导电框架的表面并延伸搭接所述第二导电框架；
8.第二裸片，层叠设置在所述第一裸片背离所述第一导电框架的表面且连接所述第一导电连接片；
9.导电盖板，连接所述第二裸片背离所述第一导电框架的表面且延伸连接所述第一导电框架。
10.本技术第一方面的所述的芯片封装模组，通过第一导电连接片和导电盖板等实现上下层叠的第一裸片和第二裸片之间的电性互连，将两个裸片封装在一个器件内部，提高了单个器件的性能，在一定程度上满足高性能电源系统对器件的要求。
11.本技术实施方式中，所述第一裸片的第一电极与所述第一导电框架电性连接，所述第二裸片的第二电极与所述导电盖板电性连接，从而实现所述第一电极和所述第二电极之间电性连接；所述第一裸片的第三电极和所述第二裸片的第四电极均电性连接所述第一导电连接片，从而实现所述第三电极和所述第四电极之间电性连接。
12.封装在一个器件内部的上下层叠的第一裸片和第二裸片具有两对电极电性互连。
13.本技术实施方式中，所述芯片封装模组还包括第三导电框架和第二导电连接片，所述第一导电框架、所述第二导电框架和所述第三导电框架三者相互间隔设置；所述第二导电连接片连接所述第一裸片背离所述第一导电框架的表面并延伸搭接所述第三导电框
架，所述第二导电连接片与所述第一导电连接片间隔设置。
14.本技术实施方式中，所述第一裸片的第五电极和所述第二裸片的第六电极均电性连接所述第二导电连接片，从而实现所述第五电极和所述第六电极之间的电性连接。
15.封装在一个器件内部的上下层叠的第一裸片和第二裸片具有三对电极电性互连。
16.本技术实施方式中，所述第一电极为第一源极，所述第三电极为第一漏级，所述第五电极为第一栅极，所述第二电极为第二源极，所述第四电极为第二漏极，所述第六电极为第二栅极；所述第一源极、所述第一漏极和所述第一栅极三者与所述第一导电框架、所述第一导电连接片和所述第二导电连接片之间存在一一对应电性连接的关系；所述第二源极、所述第二漏极和所述第二栅极三者与所述导电盖板、所述第一导电连接片和所述第二导电连接片之间存在一一对应电性连接的关系。
17.本技术实施方式中，所述第一源极与所述第二源极并联连接，所述第一漏极与所述第二漏极并联连接；所述第一栅极与所述第二栅极并联连接。
18.所述第一裸片和所述第二裸片可为mosfet芯片，单颗器件内部上下层叠的第二裸片和第一裸片的源极、漏极和栅极三端并联，大幅提升器件性能。
19.本技术实施方式中，所述第一漏极与所述第一导电框架电性连接，所述第一栅极与所述第一导电连接片电性连接，所述第一源极与所述第二导电连接片电性连接；所述第二漏极与所述导电盖板电性连接，所述第二栅极与所述第一导电连接片电性连接，所述第二源极与所述第二导电连接片电性连接。
20.本技术实施方式中，所述导电盖板包括平板和弯折连接所述平板的至少一侧板，所述平板覆盖所述第二裸片背离所述第一导电框架的表面，每一个侧板连接在所述平板与所述第一导电框架之间。
21.所述侧板支撑在所述平板与所述第一导电框架之间，以提供支撑力。所述导电盖板通过折弯的侧板分别与第一导电框架相连，能够承担导电盖板自身的重量以及芯片封装模组一部分塑封后的塑封料重量，一定程度上缓解下方的第一裸片的应力。
22.本技术实施方式中，每一个侧板垂直连接所述平板。
23.本技术实施方式中，所述导电盖板包括垂直连接所述平板的三个侧板。
24.所述导电盖板通过垂直折弯的三个侧板分别与第一导电框架相连，三个侧板能够承担导电盖板自身的重量以及芯片封装模组一部分塑封后的塑封料重量，一定程度上缓解下方的第一裸片的应力。
25.本技术实施方式中，所述第一裸片与所述第一导电框架之间设置有焊料并通过焊接实现电性连接；所述第一导电连接片与所述第一裸片和所述第二导电框架搭接的区域设置有焊料并通过焊接实现所述第一导电连接片与所述第一裸片和所述第二导电框架的电性连接；所述第二裸片与所述第一导电连接片搭接的区域设置有焊料并通过焊接实现所述第二裸片与所述第一导电连接片的电性连接；所述导电盖板与所述第二裸片之间设置有焊料并通过焊接实现所述导电盖板与所述第二裸片的电性连接。
26.本技术实施例第二方面提供了一种电源模块，包括电路板和位于所述电路板上的芯片封装模组，所述芯片封装模组为本技术实施例第一方面所述的芯片封装模组。
27.本技术实施例第三方面提供了一种电子设备，包括电路板和位于所述电路板上的芯片封装模组，所述芯片封装模组为本技术实施例第一方面所述的芯片封装模组。
28.本技术实施例第四方面提供了一种芯片封装模组的制备方法，包括:
29.提供第一导电框架和第二导电框架，所述第二导电框架间隔设置于所述第一导电框架的旁边；
30.在所述第一导电框架上贴装第一裸片；
31.设置第一导电连接片，所述第一导电连接片连接所述第一裸片背离所述第一导电框架的表面并延伸搭接所述第二导电框架；
32.在所述第一裸片背离所述第一导电框架的表面贴装第二裸片，所述第二裸片连接所述第一导电连接片；
33.设置导电盖板，所述导电盖板连接所述第二裸片背离所述第一导电框架的表面且延伸连接所述第一导电框架。
34.本技术的芯片封装模组的制备方法在不挑战器件制造工艺的情况下，通过封装结构的创新，提高单个器件的性能，增加功率密度，在一定程度上满足例如高性能电源系统对器件的要求，并且可以借助导电盖板的特殊设计，优化器件的应力情况。
35.本技术实施方式中，所述制备方法还包括在设置所述第二裸片前，提供第三导电框架间隔位于所述第一导电框架的旁边；并设置第二导电连接片，所述第二导电连接片连接所述第一裸片背离所述第一导电框架的表面并延伸搭接所述第三导电框架，所述第二导电连接片与所述第一导电连接片间隔设置。
36.本技术实施方式中，所述导电盖板包括平板和弯折连接所述平板的至少一侧板，所述平板覆盖所述第二裸片背离所述第一导电框架的表面，每一个侧板连接所述平板与所述第一导电框架之间。
37.本技术实施方式中，所述第一裸片和所述第二裸片均包括多个电极，所述第一裸片的多个电极包括源极、漏极和栅极，所述第二裸片的多个电极也包括源极、漏极和栅极；所述第一裸片的源极、漏极和栅极三者与所述第一导电框架、所述第一导电连接片和所述第二导电连接片之间存在一一对应电性连接的关系；第二裸片的源极、漏极和栅极三者与所述导电盖板、所述第一导电连接片和所述第二导电连接片之间存在一一对应电性连接的关系；所述第一裸片的源极与所述第二裸片的源极并联连接，所述第一裸片的漏极与所述第二裸片的漏极并联连接；所述第一裸片的栅极与所述第二裸片的栅极并联连接。
38.本技术实施方式中，在所述第一导电框架上贴装所述第一裸片包括：在所述第一导电框架上设置焊料，将所述第一裸片放置在所述焊料上，然后通过焊接使所述第一裸片电性连接所述第一导电框架；
39.设置所述第一导电连接片和所述第二导电连接片包括：所述第一裸片背离所述第一导电框架的表面上设置间隔设置的两组焊料，并在所述第二导电框架和所述第三导电框架上分别设置焊料，然后将所述第一导电连接片放置在所述第一裸片的一组焊料上和第二导电框架上的焊料上，将所述第二导电连接片设置在所述第一裸片的另一组焊料上和第三导电框架上的焊料上，通过焊接使所述第一导电连接片电性连接所述第一裸片和所述第二导电框架且所述第二导电连接片电性连接所述第一裸片和所述第三导电框架；
40.贴装所述第二裸片包括：在所述第一导电连接片和所述第二导电连接片背离所述第一裸片的表面上分别设置焊料，将所述第二裸片放置在焊料上，通过焊接使所述第二裸片电性连接所述第一导电连接片和所述第二导电连接片；
41.设置所述导电盖板包括：在所述第二裸片背离所述第一导电框架的表面设置焊料，将所述导电盖板的平板放置在焊料上，通过焊接使所述导电盖板电性连接所述第二裸片。
附图说明
42.图1是本技术第一实施例的芯片封装模组的结构示意图。
43.图2是本技术实施例的芯片封装模组的俯视示意图。
44.图3是图2的芯片封装模组沿剖面线iii-iii剖开的剖面示意图。
45.图4是本技术第二实施例的芯片封装模组的结构示意图。
46.图5至图13是本技术实施例的芯片封装模组的制备流程的示意图。
47.图14是本技术实施例的电源模块的示意图。
48.图15是本技术实施例的电子设备的示意图。
具体实施方式
49.下面结合本技术实施例中的附图对本技术实施例进行描述。本技术中涉及的数据范围如无特别说明，均应包括端值。
50.本技术实施例提供一种结构新颖的芯片封装模组，针对晶圆级性能提升慢而导致的单管性能无法满足系统级需求的问题，可以将两颗裸晶圆并联封装在单颗器件内，降低单管损耗并提升功率密度，提高单颗芯片封装模组的性能。
51.请参阅图1、图2和图3，本技术第一实施例的芯片封装模组100包括第一导电框架11、第二导电框架12和第三导电框架13。所述第一导电框架11、所述第二导电框架12和所述第三导电框架13三者相互间隔设置。所述第一导电框架11、所述第二导电框架12和所述第三导电框架13均为平板状。所述第一导电框架11、所述第二导电框架12和所述第三导电框架13上分别连接有引脚101，引脚101用以与其他的电子元器件(例如外部电路)进行电性连接。所述第一导电框架11、所述第二导电框架12和所述第三导电框架13的材料可为导电金属。
52.如图1所示，所述芯片封装模组100还包括第一裸片41、第二裸片42、第一导电连接片31和第二导电连接片32。所述第一裸片41设置在所述第一导电框架11上。本实施例中，所述第一导电框架11用于放置所述第一裸片41的顶表面的面积尺寸大于所述第一裸片41的面积尺寸，所述第一裸片41局部覆盖所述第一导电框架11的一顶表面。所述第一裸片41与所述第一导电框架11之间设置有焊料21并通过焊接实现电性连接。
53.如图1所示，所述第一导电连接片31局部覆盖且连接所述第一裸片41背离所述第一导电框架11的表面并延伸搭接所述第二导电框架12。所述第二导电连接片32局部覆盖且连接所述第一裸片41背离所述第一导电框架11的表面并延伸搭接所述第三导电框架13。所述第二导电连接片32与所述第一导电连接片31间隔设置。所述第一导电连接片31与所述第一裸片41和所述第二导电框架12搭接的区域均设置有焊料21并通过焊接实现所述第一导电连接片31与所述第一裸片41和所述第二导电框架12均电性连接。所述第二导电连接片32与所述第一裸片41和所述第三导电框架13搭接的区域均设置有焊料21并通过焊接实现所述第二导电连接片32与所述第一裸片41和所述第三导电框架13均电性连接。
54.如图1和图3所示，所述第二裸片42层叠设置在所述第一裸片41具有所述第一导电连接片31和所述第二导电连接片32的表面，并与所述第一导电连接片31和所述第二导电连接片32均电性连接。其中，所述第一导电连接片31与所述第二导电框架12为配合设置，所述第二导电连接片32与所述第三导电框架13为配合设置。所述第二裸片42分别与所述第一导电连接片31和所述第二导电连接片32搭接的区域设置有焊料21并通过焊接实现所述第二裸片42与所述第一导电连接片31和所述第二导电连接片32的电性连接。所述第一导电连接片31均电性连接所述第一裸片41和所述第二裸片42；所述第二导电连接片32也均电性连接所述第一裸片41和所述第二裸片42。
55.如图1所示，所述芯片封装模组100还包括导电盖板33，所述导电盖板33连接所述第二裸片42背离所述第一导电框架11的表面且延伸连接所述第一导电框架11。所述导电盖板33包括平板331和弯折连接所述平板331的至少一侧板333。所述平板331覆盖所述第二裸片42背离所述第一导电框架11的表面，每一个侧板333连接在所述平板331与所述第一导电框架11之间。所述导电盖板33与所述第一导电框架11为配合设置。所述平板331与所述第二裸片42之间设置有焊料21，所述侧板333与所述第一导电框架11之间也设置有焊料21，并通过焊接实现所述导电盖板33与所述第二裸片42和所述第一导电框架11之间的电性连接。
56.本实施例中，如图1所示，所述导电盖板33包括垂直连接所述平板331的三个侧板333。在所述第一导电框架11设置所述第二导电框架12和所述第三导电框架13的一侧，未设置所述侧板333，以避免侧板333影响所述第一导电连接片31和第二导电连接片32延伸搭接所述第二导电框架12和第三导电框架13。所述侧板333相当于支撑在所述平板331与所述第一导电框架11之间，以提供支撑力。所述侧板333的结构包括但不限于直角折弯(侧板333垂直连接所述平板331)、阶梯状折弯、支撑柱等。
57.所述导电盖板33通过折弯的三个侧板333分别与第一导电框架11相连，三个侧板333能够承担导电盖板33自身的重量以及芯片封装模组100一部分塑封后的塑封料重量，一定程度上缓解下方的第一裸片41的应力。
58.请参阅图4，本技术第二实施例的芯片封装模组200与芯片封装模组100的结构基本相同，区别在于：芯片封装模组200的导电盖板33仅包括垂直连接所述平板331的一个侧板333。若所述第一导电框架11设置所述第二导电框架12和所述第三导电框架13的一侧为第一侧，则该唯一的一个侧板333设置于与该第一侧相对的第二侧。单个的侧板333与第一导电框架11相连，也能起到支撑作用，且降低导电盖板33的设计及制造难度。
59.如图1至图3所示，所述第一导电框架11、所述第二导电框架12和所述第三导电框架13均为矩形板状，且所述第一导电框架11的尺寸均大于所述第二导电框架12的尺寸和所述第三导电框架13的尺寸。所述第二导电框架12和所述第三导电框架13位于所述第一导电框架11的同一侧边。本实施例中，所述第一导电框架11的引脚101连接于所述第一导电框架11背离所述第二导电框架12的一侧，所述第二导电框架12的引脚101连接于所述第二导电框架12背离所述第一导电框架11的一侧，所述第三导电框架13的引脚101连接于所述第三导电框架13背离所述第一导电框架11的一侧。
60.本实施例中，所述第一导电框架11、所述第二导电框架12和所述第三导电框架13三者具有相同的厚度，因此当所述第一导电框架11上设置有所述第一裸片41时，则所述第一裸片41的高度高于所述第二导电框架12和所述第三导电框架13，则所述第一导电连接片
31自所述第一裸片41向所述第二导电框架12弯折延伸搭接覆盖所述第二导电框架12；所述第二导电连接片32自所述第一裸片41向所述第三导电框架13弯折延伸搭接覆盖所述第三导电框架13。第一导电连接片31与所述第二导电连接片32相互间隔。如图1所示，所述第一导电连接片31包括两个平坦部310和连接在两个平坦部310之间的连接部311，其中一个平坦部310覆盖所述第一裸片41，另一个平坦部310覆盖所述第二导电框架12，所述连接部自每一个平坦部310的端部弯折延伸。同样的，第二导电连接部也包括两个平坦部310和连接在两个平坦部310之间的连接部311，其中一个平坦部310覆盖所述第一裸片41，另一个平坦部310覆盖所述第三导电框架13，所述连接部311自每一个平坦部310的端部弯折延伸。
61.所述芯片封装模组100还可以包括塑封层(图未示)封装所述导电盖板33、第一裸片41和第二裸片42。所述导电盖板33可以包含在塑封体内部也可以部分暴露在空气中增加散热能力。
62.所述第一导电连接片31、所述第二导电连接片32和所述导电盖板33可为相同的材质，材料为金属材料或固态导电有机物，但不以此为限。
63.所述第一裸片41和所述第二裸片42均包括多个电极(图未示)。所述第一裸片41的一个电极(第一电极)与所述第一导电框架11电性连接，所述第二裸片42的一个电极(第二电极)与所述导电盖板33电性连接，而所述第一导电框架11与所述第一裸片41电性连接，则所述第一裸片41和所述第二裸片42的第一对电极通过所述第一导电框架11和所述导电盖板33实现电性连接，且通过所述第一导电框架11实现与外部电路之间的信号传输。所述第一裸片41的另一个电极(第三电极)和所述第二裸片42的另一个电极(第四电极)均电性连接所述第一导电连接片31，即所述第一裸片41和所述第二裸片42的第二对电极通过所述第一导电连接片31实现电性连接，再通过所述第二导电框架12与所述第一导电连接片31电性连接以实现与外部电路之间的信号传输；所述第一裸片41的再一个电极(第五电极)和所述第二裸片42的再一个电极(第六电极)均电性连接所述第二导电连接片32，即所述第一裸片41和所述第二裸片42的第三对电极通过所述第二导电连接片32实现电性连接，再通过所述第三导电框架13与所述第二导电连接片32电性连接以实现与外部电路之间的信号传输。
64.可以理解的，所述第一导电连接片31和所述第二导电框架12的配合设置、所述第二导电连接片32和所述第三导电框架13的配合设置是依据所述第一裸片41和所述第二裸片42中需电性连接的电极的对数进行设置，可根据需要进行相应的增减。例如，如果所述第一裸片41和所述第二裸片42中只有一对电极需要电性连接，则所述第一导电连接片31和所述第二导电框架12、所述第二导电连接片32和所述第三导电框架13均可省略去除。例如，如果所述第一裸片41和所述第二裸片42中有两对电极需要电性连接，则所述第二导电连接片32和所述第三导电框架13可省略去除。
65.本技术的芯片封装模组100，200，通过第一导电连接片31、第二导电连接片32和导电盖板33实现上下层叠的裸片41，42的电性互连，将两个裸片封装在一个器件内部，提高了单个器件的性能，在一定程度上满足高性能电源系统对器件的要求。
66.一实施例中，所述第一裸片41和所述第二裸片42均为mosfet芯片。所述第一裸片41的多个电极包括源极、漏极和栅极，所述第二裸片42的多个电极也包括源极、漏极和栅极。所述第一裸片41的源极、漏极和栅极三者与所述第一导电框架11、所述第一导电连接片31和所述第二导电连接片32之间存在一一对应电性连接的关系，具体的对应连接关系不
限。例如，第一裸片41的源极电性连接所述第一导电框架11、第一导电连接片31和第二导电连接片32三者中的任意一个；第一裸片41的漏极电性连接所述第一导电框架11、第一导电连接片31和第二导电连接片32三者中的剩余两个的其中一个，第一裸片41的栅极电性连接所述第一导电框架11、第一导电连接片31和第二导电连接片32三者中的最后剩余一个。第二裸片42的源极、漏极和栅极三者与所述导电盖板33、所述第一导电连接片31和所述第二导电连接片32之间存在一一对应电性连接的关系，具体的对应连接关系不限。例如，第二裸片42的源极电性连接所述导电盖板33、第一导电连接片31和第二导电连接片32三者中的任意一个；第二裸片42的漏极电性连接所述导电盖板33、第一导电连接片31和第二导电连接片32三者中的剩余两个的其中一个，第二裸片42的栅极电性连接所述导电盖板33、第一导电连接片31和第二导电连接片32三者中的最后剩余一个。所述第一裸片41的源极与所述第二裸片42的源极并联连接，所述第一裸片41的漏极与所述第二裸片42的漏极并联连接；所述第一裸片41的栅极与所述第二裸片42的栅极并联连接。上下层叠的第二裸片42和第一裸片41的源极、漏极和栅极三端并联。
67.本实施例中，所述第一裸片41的第一电极为漏极且与所述第一导电框架11电性连接，所述第一裸片41的第三电极为栅极且与所述第一导电连接片31电性连接，所述第一裸片41的第五电极为源极且与所述第二导电连接片32电性连接，但不以此为限；所述第二裸片42的第二电极为漏极且与所述导电盖板33电性连接，所述第二裸片42的第四电极为栅极且与所述第一导电连接片31电性连接，所述第二裸片42的第六电极为源极且与所述第二导电连接片32电性连接，但不以此为限。如此，第二裸片42和第一裸片41的源极、漏极和栅极三端并联。
68.本技术的芯片封装模组100，200，通过第一导电连接片31、第二导电连接片32和导电盖板33实现上下层叠的裸片41，42的源极、漏极和栅极三端并联，实现单颗器件内部具有上下层叠的芯片，大幅提升器件性能。
69.可以理解的，所述第一裸片41和所述第二裸片42的大小、厚度以及所述芯片封装模组100中涂抹焊料21的面积大小均可以根据需要进行调整和设计。
70.如图14所示，本技术还提供一种电源模块400，包括电路板530和位于所述电路板530上的上述芯片封装模组100，200。所述第一导电框架11、所述第二导电框架12和所述第三导电框架13的引脚101均可电连接所述电路板530。
71.如图15所示，本技术还提供一种电子设备500，包括壳体510和位于壳体510中的电路板530和位于所述电路板530上的上述芯片封装模组100，200。
72.请参阅图5至图13，本技术还提供上述芯片封装模组的制备方法，包括:
73.(1)提供第一导电框架11、第二导电框架12和第三导电框架13，所述第一导电框架11、所述第二导电框架12和所述第三导电框架13三者相互间隔设置；
74.(2)在所述第一导电框架11上贴装第一裸片41；
75.(3)设置第一导电连接片31和第二导电连接片32，所述第一导电连接片31覆盖所述第一裸片41背离所述第一导电框架11的表面并延伸搭接所述第二导电框架12，所述第二导电连接片32覆盖所述第一裸片41背离所述第一导电框架11的表面并延伸搭接所述第三导电框架13；
76.(4)在所述第一裸片41具有所述第一导电连接片31和所述第二导电连接片32的表
面贴装第二裸片42；
77.(5)设置导电盖板33，所述导电盖板33包括平板331和弯折连接所述平板331的至少一侧板333，所述平板331覆盖所述第二裸片42背离所述第一导电框架11的表面，每一个侧板333连接所述平板331与所述第一导电框架11。
78.可以理解的，参上所述，所述第一导电连接片31和所述第二导电框架12的配合设置、所述第二导电连接片32和所述第三导电框架13的配合设置是依据所述第一裸片41和所述第二裸片42中需电性连接的电极的对数进行设置，可根据需要进行相应的增减。
79.本实施例中，如图5所示，所述第一导电框架11、所述第二导电框架12和所述第三导电框架13均为矩形平块状，且所述第一导电框架11的尺寸均大于所述第二导电框架12的尺寸和所述第三导电框架13的尺寸。所述第二导电框架12和所述第三导电框架13位于所述第一导电框架11的同一侧边。所述第一导电框架11、所述第二导电框架12和所述第三导电框架13上分别连接有引脚101。本实施例中，所述第一导电框架11的引脚101连接于所述第一导电框架11背离所述第二导电框架12的一侧，所述二导电框架的引脚101连接于所述第二导电框架12背离所述第一导电框架11的一侧，所述第三导电框架13的引脚101连接于所述第三导电框架13背离所述第一导电框架11的一侧。所述第一导电框架11、所述第二导电框架12和所述第三导电框架13可通过切割导电金属板得到，同时引脚101也同时通过加工导电金属板得到，即导电框架和连接其的引脚101为一体成型，但不以此为限。
80.本实施例中，所述第一导电框架11、所述第二导电框架12和所述第三导电框架13三者具有相同的厚度。
81.如图6和图7所示，在所述第一导电框架11上贴装所述第一裸片41包括：在所述第一导电框架11上设置焊料21，将所述第一裸片41放置在所述焊料21上，然后通过焊接使所述第一裸片41电性连接所述第一导电框架11，例如加热(加热温度一般不超过450摄氏度)使焊料21熔接在所述第一裸片41与第一导电框架11之间。
82.如图8和图9所示，设置所述第一导电连接片31和所述第二导电连接片32包括：所述第一裸片41背离所述第一导电框架11的表面上设置间隔的两组焊料21，并在所述第二导电框架12和所述第三导电框架13上分别设置焊料21，然后将所述第一导电连接片31放置在所述第一裸片41的一组焊料21上和第二导电框架12上的焊料21上，将所述第二导电连接片32设置在所述第一裸片41的另一组焊料21上和第三导电框架13上的焊料21上，通过焊接使所述第一导电连接片31电性连接所述第一裸片41和所述第二导电框架12且所述第二导电连接片32电性连接所述第一裸片41和所述第三导电框架13，例如加热(加热温度一般不超过450摄氏度)使焊料21熔接在所述第一裸片41与第一导电连接片31之间以及所述第二导电框架12与第一导电连接片31之间；加热使焊料21熔接在所述第一裸片41与第二导电连接片32之间以及所述第三导电框架13与第二导电连接片32之间。
83.所述第一导电连接片31的形状需与所述第一裸片41和所述第一导电框架11相配合，所述第一导电连接片31包括两个平坦部310和连接在两个平坦部310之间的连接部311，所述连接部311自每一个平坦部310的端部弯折延伸；其中一个平坦部310覆盖所述第一裸片41，另一个平坦部310覆盖所述第二导电框架12。同样的，所述第二导电连接部的形状需与所述第一裸片41和所述第二导电框架12相配合，第二导电连接部也包括两个平坦部310和连接在两个平坦部310之间的连接部311，所述连接部311自每一个平坦部310的端部弯折
延伸，其中一个平坦部310覆盖所述第一裸片41，另一个平坦部310覆盖所述第三导电框架13。
84.如图10和图11所示，贴装所述第二裸片42包括：在所述第一导电连接片31和所述第二导电连接片32背离所述第一裸片41的表面上分别设置焊料21，将所述第二裸片42放置在焊料21上，通过焊接使所述第二裸片42电性连接所述第一导电连接片31和所述第二导电连接片32，例如加热使焊料21熔接在所述第二裸片42与第一导电连接片31之间以及所述第二裸片42与第二导电连接片32之间。
85.如图12和图13所示，设置所述导电盖板33包括：在所述第二裸片42背离所述第一导电框架11的表面设置焊料21，将所述导电盖板33的平板331放置在焊料21上，通过焊接使所述导电盖板33电性连接所述第二裸片42，例如加热使焊料21熔接在所述导电盖板33和所述第二裸片42之间。
86.本技术的芯片封装模组的制备方法在不挑战器件制造工艺的情况下，通过封装结构的创新，提高单个器件的性能，增加功率密度，在一定程度上满足例如高性能电源系统对器件的要求，并且可以借助导电盖板的特殊设计，优化器件的应力情况。
87.需要说明的是，以上仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内；在不冲突的情况下，本技术的实施方式及实施方式中的特征可以相互组合。因此，本技术的保护范围应以权利要求的保护范围为准。