一种残膜回收机防缠绕挑膜装置的制 一种秧草收获机用电力驱动行走机构

变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法与流程

2022-07-13 16:07:42 来源:中国专利 TAG:


1.本技术涉及功率半导体器件技术领域,尤其涉及变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法。


背景技术:

2.屏蔽栅沟槽型场效应晶体管(split gate trench,sgt)已被广泛地应用于电源管理等重要的低压领域。sgt具有沟道密度高,同时具备较好的电荷补偿效果。此外,其屏蔽栅结构因有效地隔离了控制栅极至漏极之间的耦合,从而显著地降低了传输电容。
3.因此,sgt拥有更低的比导通电阻、更小的导通损耗和开关损耗、更高的工作频率。
4.而在sgt器件中,由于电场集中效应以及屏蔽栅的多晶硅掺杂浓度较高,当sgt器件正向阻断时,耐压区中的电离施主所发出的电荷电通量集中于沟槽区屏蔽栅的拐角处,导致沟槽区屏蔽栅的拐角处承受的峰值电压更高,在此处也更容易地被击穿。
5.因此,在sgt器件中,为了提高沟槽区屏蔽栅的拐角处耐压能力,亟需设计一种新型的屏蔽栅沟槽型场效应晶体管。


技术实现要素:

6.为克服相关技术中存在的问题,本技术提供一种变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管,包括:
7.衬底区1、漂移区2、基体区3、源区4、沟槽区5、漏极6以及源极7;
8.所述漂移区与所述衬底区相接,以所述衬底区指向所述漂移区的方向为上方,所述基体区和所述源区依次设置在所述漂移区的上方;所述漂移区为掺杂浓度由上至下逐渐减小的变掺杂浓度结构;所述漂移区包括:第一级漂移区、第二级漂移区和第三级漂移区;所述第一级漂移区的掺杂浓度为高掺杂浓度,所述第二级漂移区的掺杂浓度为中掺杂浓度,所述第三级漂移区的掺杂浓度为低掺杂浓度;
9.所述沟槽区设置在所述基体区侧方,并分别与所述漂移区、所述基体区和所述源区相接;
10.所述沟槽区包括屏蔽栅、控制栅、绝缘层和金属栅极;所述控制栅和所述屏蔽栅由上至下依次设置在所述沟槽区内,且经所述绝缘层分隔;所述控制栅通过所述绝缘层分别与所述基体区和所述源区相接,所述屏蔽栅通过所述绝缘层与所述漂移区相接;
11.所述屏蔽栅为掺杂浓度由上至下逐渐减少的变掺杂浓度结构;
12.所述源区由n型源区以及p型源区组成;所述p型源区、所述n型源区以及所述沟槽区沿所述基体区的顶面依次排列,且所述n型源区通过所述绝缘层连接所述控制栅;
13.所述源极设置于所述源区上方。
14.在一种实施方式中,所述屏蔽栅包括第一级屏蔽栅、第二级屏蔽栅和第三级屏蔽栅;
15.所述第一级屏蔽栅的掺杂浓度为高掺杂浓度;所述第二级屏蔽栅的掺杂浓度为中
掺杂浓度;所述第三级屏蔽栅的掺杂浓度为低掺杂浓度。
16.在一种实施方式中,所述沟槽区还包括:肖特基金属层;所述肖特基金属层设置于所述屏蔽栅下方。
17.在一种实施方式中,以所述衬底区指向所述漂移区的方向为高度方向;所述第一级漂移区的顶面和底面分别与所述第一级屏蔽栅的顶面和底面位于同一高度平面上;
18.所述第二级漂移区的顶面和底面分别与所述第二级屏蔽栅的顶面和底面位于同一高度平面上;所述第三级漂移区的顶面和底面分别与所述第三级屏蔽栅的顶面和底面位于同一高度平面上。
19.在一种实施方式中,所述p型源区、所述n型源区的掺杂浓度均为重掺杂浓度。
20.在一种实施方式中,所述衬底区的掺杂类型为n型掺杂,且所述衬底区的掺杂浓度为重掺杂浓度;所述漂移区的掺杂类型为n型掺杂;所述基体区的掺杂类型为p型掺杂,且所述基体区的掺杂浓度为中掺杂浓度;所述源区的掺杂浓度为重掺杂浓度;所述控制栅的掺杂浓度为重掺杂浓度。
21.本技术第二方面提供一种变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的制备方法,用于制备如本技术第一方面所述的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管,包括:
22.以半导体材料制备衬底区;
23.在所述衬底区上外延依次形成第一级漂移区、第二级漂移区和第三级漂移区;所述第一级漂移区的掺杂浓度为低掺杂浓度,所述第二级漂移区的掺杂浓度为中掺杂浓度,所述第三级漂移区的掺杂浓度为高掺杂浓度;
24.在所述漂移区上以离子注入或扩散方式形成基体区;
25.在所述漂移区的侧面刻蚀沟槽;
26.在沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅和氧化物,形成绝缘层、屏蔽栅以及控制栅;其中,所述屏蔽栅为变掺杂浓度结构;所述屏蔽栅由上到下的掺杂浓度逐级递减;
27.在所述基体区上形成源区;
28.在所述源区上沉积金属形成源极;
29.在衬底区下方制作漏极。
30.在一种实施方式中,所述在沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅和氧化物,形成绝缘层、屏蔽栅以及控制栅,包括:
31.在沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅,分别形成绝缘层、第一级屏蔽栅、第二级屏蔽栅和第三级屏蔽栅以及控制栅;所述第一级屏蔽栅的掺杂浓度为高掺杂浓度,所述第二级屏蔽栅的掺杂浓度为中掺杂浓度,所述第三级屏蔽栅的掺杂浓度为低掺杂浓度。
32.在一种实施方式中,所述在沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅和氧化物,形成绝缘层、屏蔽栅以及控制栅之前,包括:
33.在沟槽内沉积金属,形成肖特基金属层。
34.本技术提供的技术方案可以包括以下有益效果:
35.在本技术实施例中,屏蔽栅以及漂移区均为变掺杂浓度结构,漂移区的掺杂浓度
由上到下逐渐减小,屏蔽栅的掺杂浓度由上到下逐渐递减。其中,漂移区由掺杂浓度由上到下逐渐减小的第一级漂移区、第二级漂移区和第三级漂移区组成。因此,低掺杂浓度的第三级漂移区与屏蔽栅的位置在同一高度上对应。当晶体管正向阻断时,第三级漂移区和沟槽区拐角处之间的电场被削弱。因此,本技术实施例所示的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管能够平衡耐压层在基体区和漂移区交界面处的尖峰电场,使得电场峰值更加改善,达到提高了击穿电压以及降低了比导通电阻。
36.应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本技术。
附图说明
37.通过结合附图对本技术示例性实施方式进行更详细的描述,本技术的上述以及其它目的、特征和优势将变得更加明显,其中,在本技术示例性实施方式中,相同的参考标号通常代表相同部件。
38.图1是本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的结构示意图;
39.图2是本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图;
40.图3是本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的制备方法的另一流程示意图。
具体实施方式
41.下面将参照附图更详细地描述本技术的优选实施方式。虽然附图中显示了本技术的优选实施方式,然而应该理解,可以以各种形式实现本技术而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了使本技术更加透彻和完整,并且能够将本技术的范围完整地传达给本领域的技术人员。
42.在本技术使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
43.应当理解,尽管在本技术可能采用术语“第一”、“第二”、“第三”等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本技术范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
44.实施例一
45.在sgt器件中,由于屏蔽栅漂移区的掺杂浓度较高,当sgt器件正向阻断时,漂移区和基体区的交界面之间形成耗尽区,耗尽区存在尖峰电场。该尖峰电场由于电场集中效应会导致沟槽区和漂移区之间的拐角处发生击穿。
46.因此,为了平衡耗尽区的尖峰电场,使得电场峰值更加改善,提高击穿电压以及降低比导通电阻。本技术实施例提供一种变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管。
47.图1是本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的结构示意图。
48.参见图1,本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管,包括:
49.衬底区1、漂移区2、基体区3、源区4、沟槽区5、漏极6以及源极7;
50.所述漂移区2与所述衬底区1相接,以所述衬底区1指向所述漂移区2的方向为上方,所述基体区3和所述源区4依次设置在所述漂移区2的上方;所述漂移区2为掺杂浓度由上至下逐渐减小的变掺杂浓度结构;所述漂移区2包括:第一级漂移区21、第二级漂移区22和第三级漂移区23;所述第一级漂移区21的掺杂浓度为高掺杂浓度,所述第二级漂移区22的掺杂浓度为中掺杂浓度,所述第三级漂移区23的掺杂浓度为低掺杂浓度;
51.所述沟槽区5设置在所述基体区3侧方,并分别与所述漂移区2、所述基体区3和所述源区4相接;
52.所述沟槽区5包括屏蔽栅51、控制栅52、绝缘层53和金属栅极;所述控制栅52和所述屏蔽栅51由上至下依次设置在所述沟槽区5内,且经所述绝缘层53分隔;所述控制栅52通过所述绝缘层53分别与所述基体区3和所述源区4相接,所述屏蔽栅51通过所述绝缘层53与所述漂移区2相接;
53.所述屏蔽栅51为掺杂浓度由上至下逐渐减少的变掺杂浓度结构;
54.所述源区4由n型源区41以及p型源区42组成;所述p型源区42、所述n型源区41以及所述沟槽区5沿所述基体区3的顶面依次排列,且所述n型源区41通过所述绝缘层53连接所述控制栅;
55.所述源极7设置于所述源区4上方。
56.在本技术实施例中,所述衬底区1的掺杂类型为n型掺杂,且所述衬底区1的掺杂浓度为重掺杂浓度;所述漂移区2的掺杂类型为n型掺杂,且所述漂移区2的掺杂浓度为轻掺杂浓度;所述基体区3的掺杂类型为p型掺杂,且所述基体区3的掺杂浓度为中掺杂浓度;所述源区4的掺杂浓度为重掺杂浓度;所述控制栅52的掺杂浓度为重掺杂浓度,所述控制栅52的掺杂类型为p型或n型掺杂。
57.本技术实施例中,轻掺杂浓度的取值范围为1
×
10
15
cm-3
至5
×
10
16
cm-3
;中掺杂浓度的取值范围为1
×
10
17
cm-3
至5
×
10
18
cm-3
;重掺杂浓度的取值范围为1
×
10
19
cm-3
至5
×
10
20
cm-3

58.在本技术实施例中,所述屏蔽栅的掺杂类型为p型掺杂或n型掺杂。
59.进一步地,所述屏蔽栅的掺杂类型的掺杂浓度可以为重掺杂浓度或中掺杂浓度。
60.为了降低沟槽区和漂移区之间的拐角处之间的尖峰电场。
61.在本技术实施例中,屏蔽栅以及漂移区均为变掺杂浓度结构,漂移区的掺杂浓度由上到下逐渐减小,屏蔽栅的掺杂浓度由上到下逐渐递减。其中,漂移区由掺杂浓度由上到下逐渐减小的第一级漂移区、第二级漂移区和第三级漂移区组成。因此,低掺杂浓度的第三级漂移区与屏蔽栅的位置在同一高度上对应。当晶体管正向阻断时,第三级漂移区和沟槽区拐角处之间的电场被削弱。
62.因此,本技术实施例所示的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管能够平衡耐压层在基体区和漂移区交界面处的尖峰电场,使得电场峰值更加改善,达到提高了击穿电压以及降低了比导通电阻。
63.实施例二
64.在sgt器件中,由于电场集中效应以及屏蔽栅的多晶硅掺杂浓度较高,当sgt器件正向阻断时,屏蔽栅与衬底区之间形成的寄生电容较大,降低了晶体管的开关速度。
65.因此,为了提高sgt器件的耐压能力,需要削弱沟槽区屏蔽栅的拐角处承受的电场强度。本技术实施例提供一种变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管。
66.图1是本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的结构示意图。
67.参见图1,本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管包括:
68.衬底区1、漂移区2、基体区3、源区4、沟槽区5、漏极6以及源极7;
69.所述漂移区2与所述衬底区1相接,以所述衬底区1指向所述漂移区2的方向为上方,所述基体区3和所述源区4依次设置在所述漂移区2的上方;所述漂移区2为掺杂浓度由上至下逐渐减小的变掺杂浓度结构;所述漂移区2包括:第一级漂移区21、第二级漂移区22和第三级漂移区23;所述第一级漂移区21的掺杂浓度为高掺杂浓度,所述第二级漂移区22的掺杂浓度为中掺杂浓度,所述第三级漂移区23的掺杂浓度为低掺杂浓度;
70.所述沟槽区5设置在所述基体区3侧方,并分别与所述漂移区2、所述基体区3和所述源区4相接;
71.所述沟槽区5包括屏蔽栅51、控制栅52、绝缘层53和金属栅极;所述控制栅52和所述屏蔽栅51由上至下依次设置在所述沟槽区5内,且经所述绝缘层53分隔;所述控制栅52通过所述绝缘层53分别与所述基体区3和所述源区4相接,所述屏蔽栅51通过所述绝缘层53与所述漂移区2相接;
72.所述屏蔽栅51为掺杂浓度由上至下逐渐减少的变掺杂浓度结构;
73.所述源区4由n型源区41以及p型源区42组成;所述p型源区42、所述n型源区41以及所述沟槽区5沿所述基体区3的顶面依次排列,且所述n型源区41通过所述绝缘层53连接所述控制栅;
74.所述源极7设置于所述源区4上方。
75.在本技术实施例中,所述屏蔽栅51包括:第一级屏蔽栅510、第二级屏蔽栅511和第三级屏蔽栅512;
76.所述第一级屏蔽栅510的掺杂浓度为低掺杂浓度;所述第二级屏蔽栅511的掺杂浓度为中掺杂浓度;所述第三级屏蔽栅512的掺杂浓度为高掺杂浓度。
77.在本技术实施例中,第三级屏蔽栅设置于屏蔽栅的底部,靠近衬底区,而第三级屏蔽栅的掺杂浓度为高掺杂浓度。
78.进一步的,所述沟槽区5还包括:肖特基金属层54;所述肖特基金属层54设置于所述屏蔽栅下方。
79.在本技术实施例中,所述第一级漂移区21的顶面和底面分别与所述第一级屏蔽栅510的顶面和底面位于同一高度平面上;
80.所述第二级漂移区22的顶面和底面分别与所述第二级屏蔽栅511的顶面和底面位于同一高度平面上;所述第三级漂移区23的顶面和底面分别与所述第三级屏蔽栅512的顶面和底面位于同一高度平面上。
81.因此,当晶体管正向阻断时,第三级屏蔽栅在相同外加电压下更容易耗尽,具有更厚的耗尽层宽度。因此,第三级屏蔽栅与衬底区之间形成的寄生电容更小,削弱了屏蔽栅与衬底区之间形成的寄生电容,进而提高了器件的开关速度。
82.实施例三
83.与实施例一所示的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管相对应地,本技术还提供了一种变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的制备方法及相应的实施例。
84.图2是本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图。
85.如图2所示,本技术实施例示出的屏蔽栅沟槽型场效应晶体管的制备方法包括下列步骤:
86.201、以半导体材料制备衬底区;
87.在本技术实施例中,以n型重掺杂半导体材料制备衬底区,即衬底区的掺杂类型为n型掺杂,且衬底区的掺杂浓度为重掺杂浓度。
88.202、在所述衬底区上外延依次形成第一级漂移区、第二级漂移区和第三级漂移区;
89.在本技术实施例中,所述第一级漂移区的掺杂浓度为低掺杂浓度,所述第二级漂移区的掺杂浓度为中掺杂浓度,所述第三级漂移区的掺杂浓度为高掺杂浓度。
90.在本技术实施例中,可以根据实际需求采用不同的外延工艺,包括但不限于:气相外延(vapour phase epitaxy,vpe)或化学气相沉积(chemical vapor deposition,cvd)。
91.203、在所述漂移区上以离子注入或扩散方式形成基体区;
92.离子注入工艺是对硅材料进行掺杂的过程,在实际应用过程中,将功率器件产品放在离子注入机的一端,掺杂离子源设置在离子注入机另一端。在掺杂离子源一端,掺杂体原子被离子化,从而带有一定的电荷,被电场加到超高速,穿过产品表层,利用原子的动量将掺杂原子注入功率器件,形成掺杂区。
93.扩散工艺是在硅材料表面掺入纯杂质原子的过程,在实际应用过程中,通常使用乙硼烷或磷烷作为离子源,采用间歇式扩散或替位式扩散的方式,将纯杂质原子掺入硅材料表面。
94.需要说明的是,本技术实施例对于基体区所采用的制备方式并没有严格的限定,在实际过程中,可以根据实际需求选用上述不同工艺完成基体区的制备。
95.204、在所述漂移区的侧面刻蚀沟槽;
96.在本技术实施例中,通过光刻工艺在所述漂移区的一侧刻蚀出沟槽,并通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。
97.205、在沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅和氧化物,形成绝缘层、屏蔽栅以及控制栅;
98.优选地,本技术实施例中,在所述沟槽内依次沉积氧化物、重掺杂多晶硅、氧化物
和重掺杂多晶硅,形成所述屏蔽栅、绝缘层和控制栅。
99.在本技术实施例中,所述屏蔽栅的掺杂浓度从上至下逐级递减,即所述屏蔽栅靠近所述控制栅的部分的掺杂浓度最低,而所述屏蔽栅靠近所述衬底区的部分的掺杂浓度最高。
100.206、在所述基体区上形成源区;
101.207、在所述源区上沉积金属形成源极;
102.208、在衬底区下方制作漏极。
103.为了降低沟槽区和漂移区之间的拐角处之间的尖峰电场。
104.在本技术实施例中,屏蔽栅以及漂移区均为变掺杂浓度结构,漂移区的掺杂浓度由上到下逐渐减小,屏蔽栅的掺杂浓度由上到下逐渐递减。其中,漂移区由掺杂浓度由上到下逐渐减小的第一级漂移区、第二级漂移区和第三级漂移区组成。因此,低掺杂浓度的第三级漂移区与屏蔽栅的位置在同一高度上对应。当晶体管正向阻断时,第三级漂移区和沟槽区拐角处之间的电场被削弱。
105.因此,本技术实施例所示的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管能够平衡耐压层在基体区和漂移区交界面处的尖峰电场,使得电场峰值更加改善,达到提高了击穿电压以及降低了比导通电阻。
106.实施例四
107.与实施例二所示的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管相对应地,本技术还提供了一种变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的制备方法及相应的实施例。
108.图3是本技术实施例示出的变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图。
109.如图3所示,包括以下步骤:
110.301、以半导体材料制备衬底区;
111.302、在所述衬底区上外延依次形成第一级漂移区、第二级漂移区和第三级漂移区;
112.303、在所述漂移区上以离子注入或扩散方式形成基体区;
113.304、在所述漂移区的侧面刻蚀沟槽;
114.305、在沟槽内沉积金属,形成肖特基金属层;
115.306、在沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅,分别形成绝缘层、第一级屏蔽栅、第二级屏蔽栅和第三级屏蔽栅以及控制栅;
116.在本技术实施例中,所述第一级屏蔽栅的掺杂浓度为高掺杂浓度,所述第二级屏蔽栅的掺杂浓度为中掺杂浓度,所述第三级屏蔽栅的掺杂浓度为低掺杂浓度。
117.307、在所述基体区上形成源区;
118.308、在所述源区上沉积金属形成源极;
119.309、在衬底区下方制作漏极。
120.在本技术实施例中,所述第一级漂移区的顶面和底面分别与所述第一级屏蔽栅的顶面和底面位于同一高度平面上;
121.所述第二级漂移区的顶面和底面分别与所述第二级屏蔽栅的顶面和底面位于同
一高度平面上;所述第三级漂移区的顶面和底面分别与所述第三级屏蔽栅的顶面和底面位于同一高度平面上。
122.因此,当晶体管正向阻断时,第三级屏蔽栅在相同外加电压下更容易耗尽,具有更厚的耗尽层宽度。因此,第三级屏蔽栅与衬底区之间形成的寄生电容更小,削弱了屏蔽栅与衬底区之间形成的寄生电容,进而提高了器件的开关速度。
123.以上已经描述了本技术的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
再多了解一些

本文用于企业家、创业者技术爱好者查询,结果仅供参考。

发表评论 共有条评论
用户名: 密码:
验证码: 匿名发表

相关文献