一种不定频采样低通滤波器的制作方法

1.本发明涉及滤波器领域，特别是涉及一种不定频采样低通滤波器。


背景技术：

2.普通rc滤波器如图1所示，普通rc滤波器由电阻电容组成，其截止频率f
3db
由电阻r和电容c的乘积的倒数决定，为了实现极低的截止频率，需要一个较大的rc常数。在半导体芯片中，电容的密度一般较低，为了实现一个较大的电容值，需要占据很大的芯片面积，增大芯片成本。另一方面，虽然电阻密度较高，也不能一味增大电阻值，因为过大的电阻，会增大对电路中泄露电流的敏感度，增大滤波器的电压误差。
3.为了解决上述问题，提供了一种开关电容采样滤波器，如图2所示，在普通rc滤波器前增加一个采样开关clk，其开关频率为fsw，占空比为d，该开关电容采样滤波器，利用采样保持原理，在一个周期中，仅使用一小部分时间对输入信号进行采样，其他时间保持电容上电荷不变。假设采样时间占空比为1/10，则可以实现10倍的电容倍增效果，可以极大的减小电容面积，节约芯片成本。但是，目前开关电容采样滤波器通常采用固定频率的时钟采样，当采样时钟频率与输入信号频率相关时，比如对于正弦输入，如果输入信号是采样时钟的整数倍时，将会引入采样误差，从而产生失调电压。例如，如图3所示，vsin是输入正弦信号，vsample是1/10占空比采样信号，v_rc是vsin经过理想rcfilter后的输出信号，v_duty_rc是vsin经过小占空比采样输出的信号，输入正弦信号频率为采样频率的2倍。由图3可以看到，由于vsin是采样频率的2倍，所以每次采样点均在输入信号的相同位置处，导致小占空比采样输出的信号相比于理想rc滤波器的输出有固定的失调电压，这个失调电压的大小与输入信号的幅值以及输入信号与采样信号的相位差有关。由图3可以看到，失调电压为68mv。


技术实现要素：

4.基于此，本发明实施例提供一种不定频采样低通滤波器，在减小电容面积、节约芯片成本的同时，避免产生失调电压。
5.为实现上述目的，本发明提供了如下方案：
6.一种不定频采样低通滤波器，包括：开关电容采样滤波电路和不定频信号产生电路；
7.所述不定频信号产生电路的输出端与所述开关电容采样滤波电路连接；所述不定频信号产生电路用于为所述开关电容采样滤波电路提供不定频控制时钟信号。
8.可选的，所述不定频信号产生电路包括依次连接的多路复用器、第一反相器和第二反相器；
9.所述多路复用器的输入端连接多路时钟信号，多路所述时钟信号为处于同一个周期且信号之间具有相位差的定频信号；所述多路复用器的控制端用于输入具有随机性的控
制信号，以对多路所述时钟信号进行随机选择；所述第一反相器的输出端和所述第二反相器的输出端均与所述开关电容采样滤波电路连接；所述第一反相器的输出端用于输出第一不定频控制时钟信号，所述第二反相器的输出端用于输出第二不定频控制时钟信号。
10.可选的，所述不定频采样低通滤波器，还包括：伪随机序列产生器；
11.所述伪随机序列产生器的输入端与所述第一反相器的输出端连接；所述伪随机序列产生器的输出端与所述多路复用器的控制端连接；所述伪随机序列产生器用于为所述多路复用器提供具有随机性的控制信号。
12.可选的，所述多路复用器包括四个输入端口；一个所述输入端口连接一路时钟信号；四路时钟信号为处于同一个周期且相位差为的定频信号，其中，t表示周期。
13.可选的，所述伪随机序列产生器包括异或门以及依次连接的第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器和第六寄存器；
14.所述第一寄存器、所述第二寄存器、所述第三寄存器、所述第四寄存器、所述第五寄存器和所述第六寄存器的时钟端均连接所述第一反相器的输出端；所述第五寄存器和所述第六寄存器的输出端均与所述异或门的输入端连接；所述异或门的输出端与所述第一寄存器的输入端连接；所述第五寄存器的输出端连接所述多路复用器的第一控制端；所述第六寄存器的输出端连接所述多路复用器的第二控制端。
15.可选的，所述开关电容采样滤波电路包括依次连接的采样开关和rc滤波电路；所述采样开关与所述不定频信号产生电路的输出端连接。
16.可选的，所述采样开关包括第一开关管和第二开关管；
17.所述第一开关管的源极和所述第二开关管的源极均连接滤波输入端，所述第一开关管的漏极和所述第二开关管的漏极均连接所述rc滤波电路，所述第一开关管的栅极连接所述第一反相器的输出端；所述第二开关管的栅极连接所述第二反相器的输出端。
18.可选的，所述rc滤波电路包括依次连接的电阻和电容；
19.所述采样开关的一端连接滤波输入端；所述采样开关的另一端依次通过所述电阻和所述电容后接地；所述电阻和所述电容的连接点为滤波输出端。
20.可选的，所述不定频控制时钟信号的占空比小于1。
21.可选的，所述第一开关管为nmos管；所述第二开关管为pmos管。
22.与现有技术相比，本发明的有益效果是：
23.本发明实施例提出了一种不定频采样低通滤波器，该不定频采样低通滤波器，包括：开关电容采样滤波电路和不定频信号产生电路；不定频信号产生电路的输出端与开关电容采样滤波电路连接；不定频信号产生电路用于为开关电容采样滤波电路提供不定频控制时钟信号。本实施例通过不定频信号产生电路为开关电容采样滤波电路提供不定频控制时钟信号，开关电容采样滤波电路在不定频控制时钟信号的控制下，实现了非固定频率的时钟采样，避免采样时钟频率与输入信号频率相关，避免采样误差的引入，从而避免产生失调电压，并且开关电容采样滤波电路的设置，减小了电容面积、节约了芯片成本。因此，本发明实施例能在减小电容面积、节约芯片成本的同时，避免产生失调电压。
附图说明
24.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
25.图1为普通rc滤波器的结构示意图；
26.图2为开关电容采样滤波器的结构示意图；
27.图3为开关电容滤波器产生的失调电压的波形图；
28.图4为本发明实施例1提供的不定频采样低通滤波器的结构示意图；
29.图5为本发明实施例2提供的不定频信号产生电路的结构图；
30.图6为本发明实施例3提供的伪随机序列产生器的结构图；
31.图7为本发明实施例3提供的伪随机序列产生器与不定频信号产生电路联合仿真的时序图；
32.图8为本发明实施例4提供的开关电容采样滤波电路的结构图；
33.图9为不同低通滤波器的滤波效果比较图。
具体实施方式
34.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
36.实施例1
37.图4为本发明实施例1提供的不定频采样低通滤波器的结构示意图。参见图4，所述不定频采样低通滤波器，包括：开关电容采样滤波电路和不定频信号产生电路。所述不定频信号产生电路的输出端与所述开关电容采样滤波电路连接；所述不定频信号产生电路用于为所述开关电容采样滤波电路提供不定频控制时钟信号。
38.本领域技术人员可根据需要选择不定频信号产生电路，此处不对不定频信号产生电路的具体结构进行限定，只要其至少可实现产生不定频控制时钟信号的功能即可。
39.在一个示例中，所述不定频控制时钟信号的占空比可以根据需求灵活设计，例如，可以设置所述不定频控制时钟信号的占空比小于1。
40.本实施例通过不定频信号产生电路为开关电容采样滤波电路提供不定频控制时钟信号，开关电容采样滤波电路在不定频控制时钟信号的控制下，实现了非固定频率的时钟采样，避免采样时钟频率与输入信号频率相关，避免采样误差的引入，从而避免产生失调电压。
41.实施例2
42.与上述实施例的不同之处在于，本实施例给出了不定频信号产生电路的一个具体结构。
43.参见图5，所述不定频信号产生电路包括依次连接的多路复用器1、第一反相器2和第二反相器3；所述多路复用器的输入端连接多路时钟信号，多路所述时钟信号为处于同一个周期且信号之间具有相位差的定频信号；所述多路复用器的控制端用于输入具有随机性的控制信号，以对多路所述时钟信号进行随机选择；所述第一反相器的输出端和所述第二反相器的输出端均与所述开关电容采样滤波电路连接；所述第一反相器的输出端用于输出第一不定频控制时钟信号clk_i，所述第二反相器的输出端用于输出第二不定频控制时钟信号clk_f。所述第一不定频控制时钟信号clk_i和所述第二不定频控制时钟信号clk_f的占空比小于设定值，使得低通滤波器实现不定频小占空比采样，进一步减小了电容面积、节约了芯片成本。可以理解的是，第一不定频控制时钟信号clk_i和所述第二不定频控制时钟信号clk_f的占空比可以根据需求灵活设计，例如，可以设置所述第一不定频控制时钟信号clk_i和所述第二不定频控制时钟信号clk_f的占空比均小于1。
44.其中，反相器即输入与输出电平相反，也就是，当输入低电平，输出则高电平；当输入高电平，则输出低电平。
45.在一个示例中，所述多路复用器包括四个输入端口；一个所述输入端口连接一路时钟信号(输入端口a、b、c、d分别对应时钟信号clk1、clk2、clk3、clk4)；四路时钟信号为处于同一个周期且相位差为的定频信号，其中，t表示周期。例如clk1的初始相位为0，clk1的初始相位为以此类推。
46.可以理解的是，本领域技术人员可根据需要灵活设计多路复用器的输入端口的个数以及多路时钟信号的相位差，在此不赘述。
47.实施例3
48.与上述实施例的不同之处在于，本实施例采用伪随机序列产生器为多路复用器的控制端提供具有随机性的控制信号。所述伪随机序列产生器的输入端与所述第一反相器的输出端连接；所述伪随机序列产生器的输出端与所述多路复用器的控制端连接；所述伪随机序列产生器用于为所述多路复用器提供具有随机性的控制信号；不定频信号产生电路用于在随机性的控制信号的控制下，对输入的多路时钟信号进行随机选择，以输出互补的两个不定频控制时钟信号；开关电容采样滤波电路在两个不定频控制时钟信号的控制下，实现了非固定频率的时钟采样，在滤波过程，避免了采样误差的引入，从而避免产生失调电压。此外，开关电容采样滤波电路相比于普通rc滤波器，减小了电容面积、节约了芯片成本。
49.伪随机序列产生器可以根据所需的随机性的控制信号(随机信号)的数量灵活设计，例如，想要实现对多路复用器的四个输入端口输入的四路时钟信号的随机选择，则需要设计输出两路随机信号的伪随机序列产生器，即设计6位的伪随机序列产生器。
50.参见图6，所述伪随机序列产生器包括异或门以及依次连接的第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器和第六寄存器。六个寄存器的输出位均为以2
6-1为周期循环的伪随机序列，其中d0～d5分别为每个寄存器的输出信号。
51.所述第一寄存器、所述第二寄存器、所述第三寄存器、所述第四寄存器、所述第五寄存器和所述第六寄存器的时钟端均连接所述第一反相器的输出端；所述第五寄存器和所述第六寄存器的输出端均与所述异或门的输入端连接；所述异或门的输出端与所述第一寄
存器的输入端连接。如图5和图6所示，所述第五寄存器的输出端d4连接所述多路复用器的第一控制端s0；所述第六寄存器的输出端d5连接所述多路复用器的第二控制端s1。当s0s1＝00/01/10/11时，多路复用器的输出端out分别对应输出a/b/c/d端连接的时钟信号。所述第五寄存器和所述第六寄存器输出的两路随机信号实现对四路时钟信号的随机选择，使得不定频信号产生电路输出频率不定的控制信号(不定频控制时钟信号)。
52.伪随机序列产生器和不定频信号产生电路的工作过程为：初始时刻，六个寄存器的输出全部置0，此时d4＝0，d5＝0，四输入多路复选器选择clk1。此时clk_i＝clk1！。随着clk_i不断翻转，六个寄存器产生的伪随机序列，会在输入的clk_i的上升沿发生移位，即d1＝d0，d2＝d1，d3＝d2，d4＝d3，d5＝d4，d0＝d4
⊕
d5(d4异或d5)。其中，d0～d5，都是以2
6-1＝31为周期，不断循环的，所以称之为伪随机序列。
53.取其中d4和d5作为随机性的控制信号，来控制四输入的多路复用器。由于d4和d5的随机性性质，导致第一反相器的输出端输出第一不定频控制时钟信号clk_i，clk_i和第二反相器的输出端输出第二不定频控制时钟信号clk_f，clk_f也是随机选择clk1～clk4的信号，导致clk_i和clk_f的频率不稳定。伪随机序列产生器与不定频信号产生电路联合仿真的时序图如图7所示。由图7可以看到clk1～clk4为相位差为1/4个周期的四个定频信号。d4和d5具有不规律的波形。clk_f被d4和d5控制选择clk1～clk4，所以其信号频率不稳定。
54.实施例4
55.与上述实施例不同之处在于，本实施例对开关电容采样滤波电路进行了详细介绍。
56.参见图8，所述开关电容采样滤波电路包括依次连接的采样开关和rc滤波电路；所述采样开关分别与所述第一反相器的输出端和所述第二反相器的输出端连接。
57.在一个示例中，为了减小沟道电荷注入与电容馈通的影响，所述采样开关包括第一开关管4和第二开关管5；所述第一开关管4的源极和所述第二开关管5的源极均连接滤波输入端，所述第一开关管4的漏极和所述第二开关管5的漏极均连接所述rc滤波电路，所述第一开关管4的栅极连接所述第一反相器的输出端；所述第二开关管5的栅极连接所述第二反相器的输出端。
58.本领域技术人员可根据需要选择第一开关管4和第二开关管5的型号或类型，例如，所述第一开关管4可以为nmos管；所述第二开关管5可以为pmos管，只要其至少可实现通断功能即可。
59.在一个示例中，所述rc滤波电路包括依次连接的电阻和电容；所述采样开关的一端连接滤波输入端；所述采样开关的另一端依次通过所述电阻和所述电容后接地；所述电阻和所述电容的连接点为滤波输出端。
60.本实施例的不定频采样低通滤波器的工作过程如下：
61.四输入的多路复用器的输入信号clk1～clk4为同周期信号，其初始相位分别相差1/4周期。d4和d5来自于伪随机序列产生器中第五寄存器和第六寄存器的输出。clk_i作为图四的时钟输入，clk_f作为图2中的开关信号。
62.不定频信号产生电路作为最初的输入单元，四个时钟信号先经过多路复用器，通过该多路复用器的s0、s1两个控制端口进行四个信号的选择，当选定一种信号之后，经过第一反相器输出第一不定频控制时钟信号clk_iclk_i，同时第一反相器的输出端与随机序列
产生器的输入端连接，以及第一反相器的输出端与开关电容采样滤波电路中的第一开关管4的栅极连接(clk_i为第一开关管4提供控制信号)，该第一不定频控制时钟信号clk_iclk_i再一次经过第二反相器得到第二不定频控制时钟信号clk_fclk-f，同时该第二反相器的输出端与开关电容采样滤波电路中的第二开关管5的栅极连接(clk-f为第二开关管5提供控制信号)，clk-f和clk_i相互进行配合，来进一步控制两个开关管的通断。
63.此外得到的clk_i信号要经过随机序列产生器，即针对于d4和d5产生随机性的控制信号，进一步控制不定频信号产生电路中的多路复用器，通过该多路复用器进一步选取对应输入信号，进一步得到后续的clk_i以及clk-f信号，更好的控制开关电容采样滤波电路中的开关管的通断。
64.图9为不同低通滤波器的滤波效果比较图。其中v_rc为理想rc滤波器的输出，v_duty_rc为开关电容采样滤波器(定频小占空比的滤波器)的输出，v_scramble为本实施例的不定频采样低通滤波器(非定频小占空比的滤波器)的输出。由此可以看到，v_scramble与v_rc的offset非常小，大约只有2mv，远远小于v_duty_rc的68mv。
65.本发明上述实施例提供的不定频采样低通滤波器，具有如下优点：
66.1)普通rc滤波器为了得到较低的低通截止频率，需要很大的电阻电容，会占用较大的芯片面积，导致芯片成本增加。不定频采样低通滤波器中采用开关电容采样滤波电路，能减小电容面积，节约芯片成本。
67.2)开关电容采样滤波电路中采用小占空比的开关时钟采样，可以极大的减小电阻电容，但是有产生失调电压的可能性，本实施例的不定频采样低通滤波器采用伪随机序列产生器和不定频信号产生电路为开关电容采样滤波电路提供不定频控制时钟信号，实现了非固定频率的时钟采样，避免了采样误差的引入，从而避免产生失调电压。
68.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
69.本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。