半导体结构和形成半导体结构的方法与流程

1.本揭示内容涉及包括多个谐振器沟槽的射频谐振器半导体结构及其形成的方法。


背景技术：

2.嵌入式电容器用于各种应用的半导体晶片。然而，在长时间制造期间可能会暴露在射频应用中所使用的半导体结构(例如射频腔谐振器结构)，增加了结构损坏(包括腐蚀)的风险。


技术实现要素：

3.本揭示内容一些实施方式提供了一种半导体结构，包含：第一谐振器、以及第二谐振器。第一谐振器包含：第一金属性谐振层和覆盖板。覆盖板具有一底表面其与第一金属性谐振层的远端相距第一距离。第二谐振器包含第二金属性谐振层和所述覆盖板。其中所述底表面与第二金属性谐振层的远端相距第二距离，其中第一距离不同于第二距离。
4.本揭示内容另一些实施方式提供了一种半导体结构，包含：第一谐振器以及第二谐振器。第一谐振器包含：第一金属性谐振层和第一覆盖板。第一覆盖板其具有一底表面其与第一金属性谐振层的远端相距第一距离。第二谐振器包含：第二金属性谐振层和第二覆盖板。第二覆盖板具有一底表面其与第二金属性谐振层的远端相距第二距离，其中第一距离不同于第二距离。
5.本揭示内容又另一些实施方式提供了一种形成半导体结构的方法，此方法包含：在基础介电层之内形成第一接触导孔和第二接触导孔；在邻近于第一接触导孔处蚀刻第一谐振器腔；在邻近于第二接触导孔处蚀刻第二谐振器腔，其中第二谐振器腔具有与第一谐振器腔不同的深度；在第一接触导孔的顶表面和第二接触导孔的顶表面以及基础介电层的多个暴露的表面上方沉积金属性阻障层；在金属性阻障层上方沉积金属性谐振层；在金属性谐振层上方沉积谐振器沟槽介电层；执行化学机械研磨(cmp)制程，直到暴露第一接触导孔的顶表面和第二接触导孔的顶表面，其中化学机械研磨制程物理性地分隔金属性阻障层和金属性谐振层的多个部分，以形成包括第一金属性阻障层、第一金属性谐振层、和第一谐振器沟槽介电层的第一谐振器沟槽，以及包括第二金属性阻障层、第二金属性谐振层、和第二谐振器沟槽介电层的第二谐振器沟槽；以及在高于基础介电层、第一接触导孔、第二接触导孔、第一谐振器沟槽、和第二谐振器沟槽的多个暴露的表面沉积覆盖板材料层。
附图说明
6.本揭示内容的多个态样可由以下的详细描述并且与所附附图一起阅读，得到最佳的理解。注意的是，根据产业界的标准惯例，各个特征并未按比例绘制。事实上，为了讨论的清楚性起见，各个特征的尺寸可任意地增加或减小。
7.图1a是根据本揭示内容的实施方式在基础介电层的沉积之后的示例性结构的垂直截面视图；
metal-oxide-semiconductor,cmos)晶体管和在介电材料层中所形成的金属互连结构的形成之后的示例性结构的垂直截面视图；
28.图5是绘示根据本揭示内容的实施方式用于形成半导体结构的一般制程步骤的流程图。
29.【符号说明】
30.100:结构
31.101:谐振器沟槽区域
32.102:基础介电层
33.103:盖层
34.104:第一遮罩层
35.106:第一光阻剂层
36.108a:导孔腔
37.108b:导孔腔
38.108c:导孔腔
39.110a:接触导孔
40.110b:接触导孔
41.110c:接触导孔
42.112:第二遮罩层
43.114:第二光阻剂层
44.116:第三遮罩层
45.118:第三光阻剂层
46.120:第四遮罩层
47.122:第四光阻剂层
48.124a:谐振器腔
49.124b:谐振器腔
50.124c:谐振器腔
51.126:金属性阻障层
52.126a:金属性阻障层
53.126b:金属性阻障层
54.126c:金属性阻障层
55.128:金属性谐振层
56.128a:金属性谐振层
57.128b:金属性谐振层
58.128c:金属性谐振层
59.130:谐振器沟槽介电层
60.130a:谐振器沟槽介电层
61.130b:谐振器沟槽介电层
62.130c:谐振器沟槽介电层
63.132a:谐振器沟槽
64.132b:谐振器沟槽
65.132c:谐振器沟槽
66.134:介电隔离层
67.136:覆盖板(覆盖板材料层)
68.136a:第一覆盖板
69.136b:第二覆盖板
70.136c:第三覆盖板
71.138:介电层
72.140:介电层
73.142a:第一覆盖板
74.142b:第二覆盖板
75.142c:第三覆盖板
76.200:结构
77.201:逻辑区域
78.300:结构
79.501:步骤
80.502:步骤
81.503:步骤
82.504:步骤
83.505:步骤
84.506:步骤
85.507:步骤
86.508:步骤
87.601:接触级别介电材料层
88.610:第一互连级别介电材料层
89.612:装置接触导孔结构
90.618:第一线路结构
91.620:第二互连级别介电材料层
92.622:第一导孔结构
93.628:第二线路结构
94.630:第三互连级别介电材料层
95.632:第二导孔结构
96.638:第三线路结构
97.640:第四互连级别介电材料层
98.642:第三导孔结构
99.648:第四线路结构
100.700:互补式金属氧化物半导体电路
101.720:浅沟槽隔离结构
102.732:源极区域
103.735:半导体通道
104.738:漏极区域
105.742:源极侧金属半导体合金区域
106.748:漏极侧金属半导体合金区域
107.750:栅极结构
108.752:栅极介电质
109.754:栅极电极
110.756:介电质栅极间隔物
111.758:栅极帽介电质
112.9:基板
113.t1:厚度
114.t2:厚度
115.t3:厚度
具体实施方式
116.之后的揭示内容提供了许多不同的实施方式或实施例，以实现所提供的主题的不同的特征。以下描述组件和布置的具体实施例，以简化本揭示内容。这些当然仅是实施例，并不意图为限制性的。例如，在随后的描述中，形成第一特征其在第二特征上方或之上，可包括第一特征和第二特征以直接接触而形成的实施方式，且也可包括附加的特征可形成在介于第一特征和第二特征之间，因此第一特征和第二特征可能不是直接接触的实施方式。另外，本揭示内容可在各个实施例中重复参考标号和/或字母。此重复是为了简化和清楚性的目的，重复本身不意指所论述的各个实施方式和/或配置之间的关系。
117.此外，为了便于描述一个元件或特征与另一个元件或特征之间，如在附图中所绘示的关系，在此可能使用空间相对性用语，诸如“之下”、“低于”、“较下”、“高于”、“较上”、和类似的用语。除了在附图中所描绘的方向之外，空间相对性用语旨在涵盖装置在使用中或操作中的不同方向。设备可经其他方式定向(旋转90度或处于其他定向)，并且由此可同样地解读本文所使用的空间相对性描述词。
118.总之，揭示了针对半导体装置的各种实施方式。具体而言，多个实施方式涉及包括两个或多个谐振器沟槽的射频(radio-frequency,rf)谐振器半导体结构及其形成的方法。可使用各种实施方式结构和方法以减少或消除长的制造时间的不利影响。也可使用各种实施方式结构和方法以减少和/或消除在这些长的蚀刻制程期间所发生的腐蚀，其各个方面将在以下描述。
119.蚀刻制程可能同时是时间敏感和耗时的。具体而言，在包括例如用于检测、测量、和/或发射射频信号的射频谐振器和谐振电路的大阵列的多个装置的半导体晶粒中，用于形成这种这样的阵列的多个装置的蚀刻制程可能是时间敏感和耗时的。蚀刻制程可能是时间敏感的，使得在单个晶粒之内所有所需的射频相关的半导体结构的形成可能需要多个沉积和蚀刻步骤，在此期间，导电金属可能暴露于残留的蚀刻气体。这样长的暴露于蚀刻剂气体可能会导致多个层和多种材料的腐蚀。长的制造时间可能会导致焊垫结晶(f-pad)堆积，或者沟槽蚀刻残留的气体(例如氟)的堆积。在耗时的蚀刻制程期间暴露于氧的残留的蚀刻
气体可能会反应产生湿气，这可能会产生金属表面晶体缺陷(亦即腐蚀)。由残留的蚀刻气体所引起的湿气也可能被截留在附加的沉积的层下方，导致对于半导体晶粒造成进一步的缺陷。这样的缺陷可能导致在谐振器功能方面的降低，例如改变谐振器的谐振频率或使制造的谐振器完全不能运作。
120.在本揭示内容之内揭示了一种半导体晶粒，以减少和/或消除射频谐振器缺陷，例如由残留的蚀刻气体所引起的腐蚀。也可以经由标准化和减少制造时间来改进所揭示的实施方式半导体晶粒。半导体晶粒可以包括分级的「台阶状」结构，台阶状结构包括两个或多个谐振器沟槽，所述谐振器沟槽具有在介电层或基板之内的不同的深度其与在半导体晶粒之内共用的覆盖板相关。谐振器沟槽可以位于半导体晶粒之内，使得与共享的覆盖板相关的每个谐振器沟槽的不同的深度可以产生具有不同的谐振频率的不同谐振器沟槽(腔)。此外，实施方式方法可以实施减少的步骤以同时地布局每个谐振器沟槽。在制造装置的步骤的这样的减少可减少制造时间。经由减少制造时间，并且更具体而言，减少装置可能暴露于蚀刻剂气体的时间的量，可以达到减少在制造制程期间所经历的腐蚀的总量。
121.揭示了各种实施方式半导体晶粒和制造方法，其可以产生具有多个谐振器沟槽的半导体装置，多个谐振器沟槽具有不同的谐振频率。这样的实施方式装置可用于各种应用和系统需求，例如射频应用。除了其他结构设计因素之外，分级的半导体晶粒可以允许定制谐振器沟槽特有的谐振频率，经由改变嵌入在基板介电质之内的谐振器沟槽的深度、调整覆盖板的厚度以及介于覆盖板和谐振器沟槽之间的介电层的厚度、以及经由控制在每个谐振器沟槽之内的介电材料层的介电常数(亦即，至少两个谐振器沟槽之间的介电常数为相同的或不同的)。此外，经由将谐振器沟槽嵌入基板介电材料之内，可降低谐振器结构在制造制程期间和在现场操作期间可能遭受物理性损坏的风险。因此，可降低射频退化的风险、和/或可降低导致不可操作的半导体晶粒结构的风险。
122.图1a是根据本揭示内容的实施方式在基础介电层102的沉积之后的示例性结构100的垂直截面视图。参考图1a，基础介电层102可沉积在半导体结构(未示出)之内。基础介电层102可包括基于硅氧化物的介电材料，例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、或有机硅酸盐玻璃。在一个实施方式中，基础介电层102可包括未掺杂的硅玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数(low-k)材料、极低介电常数(extreme low-k)材料、和黑金刚石，和/或其层堆叠。其他合适的介电材料也在本揭示内容的设想范围之内。
123.图1b是根据本揭示内容的实施方式在第一遮罩层104的沉积之后的示例性结构100的垂直截面视图。参考图1b，第一遮罩层104可沉积在基础介电层102上方。第一遮罩层104可包括金属材料，此金属材料可以在随后的异向性蚀刻制程中功能作为蚀刻遮罩。例如，第一遮罩层104可包括导电的金属性氮化物材料，例如钛氮化物(tin)、钽氮化物(tan)、钨(w)、或钨氮化物(wn)，或者导电的金属性碳化物材料，例如钛碳化物(tic)、钽碳化物(tac)、或钨碳化物(wc)。其他合适的遮罩材料也在本揭示内容的设想范围之内。形成第一遮罩层104可经由化学气相沉积、原子层沉积、物理气相沉积、或类似者。第一遮罩层104可具有适合用于蚀刻深导孔的厚度。
124.图1c是根据本揭示内容的实施方式在第一光阻剂层106的沉积和图案化之后的示例性结构100的垂直截面视图。参考图1c，可以将第一光阻剂层106施加在第一遮罩层104上方，并且可以将第一光阻剂层106光微影地图案化，以在基础介电层102上方的多个区域中
形成一阵列的多个开口。在第一光阻剂层106中的每个开口的区域可以大于、小于、或等于将在后续的制程中所形成的导孔的顶部的期望区域。
125.可执行蚀刻制程，以通过第一遮罩层104来转移在第一光阻剂层106中的图案。蚀刻制程可包括异向性蚀刻制程或等向性蚀刻制程。在一个实施方式中，可执行异向性蚀刻制程，例如反应性离子蚀刻制程，以通过第一遮罩层104来转移在第一光阻剂层106中的图案。随后可移除第一光阻剂层106，例如经由灰化。
126.图1d是根据本揭示内容的实施方式在一阵列的多个导孔腔108a、108b、108c的形成之后的示例性结构100的垂直截面视图。参考图1d，执行异向性蚀刻制程可使用第一遮罩层104作为蚀刻遮罩。异向性蚀刻制程可包含反应性离子蚀刻制程，此反应性离子蚀刻制程蚀刻基础介电层102相对于第一遮罩层104的材料有选择性。在一个实施方式中，基础介电层102可包括一或多种介电材料，例如未掺杂的硅玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、黑金刚石、和/或其层堆叠，并且异向性蚀刻制程可包括反应性离子蚀刻制程其蚀刻基础介电层102介电材料相对于第一遮罩层104的介电材料有选择性。蚀刻制程可在穿过第一遮罩层104的开口下方形成多个深导孔腔108a、108b、108c。
127.图1e是根据本揭示内容的实施方式在移除第一遮罩层104之后的示例性结构的垂直截面视图。如参考图1d所描述的内容，可执行异向性蚀刻制程，以移除在执行蚀刻制程之后可能残留的第一遮罩层104的多个部分。参考图1e，异向性蚀刻制程的化学性质可以相对于基础介电层102的材料有选择性。例如，第一遮罩层104可包括材料tin、tan、w、wn、tic、tac、或wc，并且异向性蚀刻制程可包括反应性离子蚀刻制程其蚀刻第一遮罩层104相对于基础介电层102的介电材料有选择性。在说明性实施例中，异向性蚀刻制程可包括反应性离子蚀刻制程其使用hbr、ch2h2、chf3、cf4、o2、n2、ch
xfy
、ar、he、cl2、和/或其他氟化的气体、或卤素气体作为制程气体。
128.图1f是根据本揭示内容的实施方式在多个导孔腔108a、108b、108c中在金属性填充材料层的沉积之后的示例性结构100的垂直截面视图。参考图1f，金属性填充材料层可顺序地沉积在多个导孔腔108a、108b、108c中的各者之内以及上方，以形成多个金属性填充材料部分。金属性填充材料层(未示出)可包括提供高导电性的金属性材料。例如，金属性填充材料层可包括元素金属、或至少两种元素金属的金属间合金。在一个实施方式中，金属性填充材料层可包括铜(cu)、w、钌(ru)、钼(mo)、铝(al)、铝铜(alcu)、铝硅铜(alsicu)、其合金、和/或其层堆叠。其他合适的金属性填充材料在本揭示内容的设想范围之内。沉积金属性填充材料层可经由任何物理气相沉积、化学气相沉积、电镀、或无电镀(electroless plating)。
129.可执行化学机械研磨/平坦化(cmp)制程，以移除在水平的平面(其包括基础介电层102的顶表面)上方的金属性填充材料层的多个部分。填充导孔腔的金属性填充材料层的每个其余部分可形成多个接触导孔110a、110b、110c。接触导孔110a、110b、110c的顶表面可以与基础介电层102的顶表面在相同的水平的平面之内。
130.在一些实施方式中，用于形成接触导孔110a、110b、110c的金属性填充材料层可沉积/设置在先前沉积的导孔阻障层(未示出)上方。根据图1f的制程步骤，每个导孔阻障层可以是以类似于金属性填充材料层的方式所沉积的金属性阻障层的图案化的部分。导孔阻障
层可包括元素金属、或至少两种元素金属的金属间合金。在一个实施方式中，导孔阻障层可包括ti、ta、tin、tan、w、其合金、和/或其层堆叠。也可以使用揭示内容的设想范围之内的其他合适的阻障层材料。沉积导孔阻障层可经由任何物理气相沉积、化学气相沉积、电镀、或无电镀。
131.通常，形成多个接触导孔110a、110b、110c可经由在多个导孔腔108a、108b、108c中沉积至少一种导电材料。多个接触导孔110a、110b、110c中的各者可直接地形成在任何相应的半导体结构的顶表面上，例如金属互连结构、或逻辑装置结构、或外围连接到逻辑装置结构其用于逻辑装置、发光二极管(light emitting diode,led)、或液晶显示(liquid crystal display,lcd)装置、随机存取记忆体(random access memory,ram)装置、cmos影像感测器(cmos image sensor,cis)装置、以及其中可使用射频谐振器来实施所述装置的任何其他装置。
132.在一些实施方式中，接触导孔110a、110b、110c可以是深导孔其使用适于在介电材料之内发展深导孔的技术所形成。例如，多个导孔腔108a、108b、108c和多个接触导孔110a、110b、110c可分段形成，使得基础介电层102的多个部分和接触导孔110a、110b、110c的多个部分可用顺序的方式形成。例如，可形成基础介电层102的较下部分或第一部分，可蚀刻多个导孔腔108a、108b、108c的多个第一部分，并且可在多个导孔腔108a、108b、108c的多个第一部分之内形成多个接触导孔110a、110b、110c的多个第一部分。基础介电层102的第二部分可沉积在基础介电层102的第一部分和多个接触导孔110a、110b、110c的多个较下部分的多个顶表面上方。在基础介电层102的第二部分之内可蚀刻多个导孔腔108a、108b、108c的多个第二部分，并且在多个导孔腔108a、108b、108c的多个第二部分之内可形成多个接触导孔110a、110b、110c的多个第二部分。可形成基础介电层102和接触导孔110a、110b、110c的多个附加的部分，以达到多个接触导孔110a、110b、110c的期望的深度。
133.在一个实施方式中，如先前所描述，可在基础介电层102的多个部分之内形成多个导孔腔108a、108b、108c的多个部分，使得多个导孔腔108a、108b、108c的各个部分的多个侧壁可以是锥形的并且与多个导孔腔108a、108b、108c的邻近的多个垂直部分对准。随后，可经由在完成的多个导孔腔108a、108b、108c之内沉积金属材料层来整体形成多个接触导孔110a、110b、110c。
134.图1g是根据本揭示内容的实施方式在第二遮罩层112和第二光阻剂层114的沉积之后的示例性结构100的垂直截面视图。沉积和图案化第二遮罩层112和第二光阻剂层114可用与参考图1b和图1c所描述的第一遮罩层104和第一光阻剂层106相似的方式。参考图1g，第二遮罩层112可沉积在基础介电层102和多个接触导孔110a、110b、110c的多个顶表面上方。第二遮罩层112可包括金属性材料，此金属性材料可以在随后的异向性蚀刻制程中功能作为蚀刻遮罩。例如，第二遮罩层112可包括导电的金属性氮化物材料，例如tin、tan、w、或wn，或者导电的金属性碳化物材料，例如tic、tac、或wc。形成第二遮罩层112可经由化学气相沉积、原子层沉积、物理气相沉积、或类似者。第二遮罩层112可具有从2纳米至20纳米的厚度范围，例如从3纳米至10纳米，尽管也可以使用更小和更大的厚度。
135.可将第二光阻剂层114施加在第二遮罩层112上方，并且可将第二光阻剂层114光微影地图案化，以形成一开口其在介于接触导孔110b和接触导孔110c之间的基础介电层102的宽度的上方的区域中。在第二光阻剂层114中的开口的区域可以大于、小于、或等于空
腔的期望区域，在随后的制程中可在空腔中形成射频谐振器。
136.可执行蚀刻制程以通过第二遮罩层112来转移在第二光阻剂层114中的图案。蚀刻制程可包括异向性蚀刻制程、或等向性蚀刻制程。在一个实施方式中，可执行异向性蚀刻制程，例如反应性离子蚀刻制程，以通过第二遮罩层112来转移在第二光阻剂层114中的图案。随后可移除第二光阻剂层114，例如经由灰化。
137.图1h是根据本揭示内容的实施方式的谐振器沟槽(腔)124c的形成之后的示例性结构100的垂直截面视图。参考图1h，执行异向性蚀刻制程可使用第二遮罩层112作为蚀刻遮罩。异向性蚀刻制程可包含反应性离子蚀刻制程其蚀刻基础介电层102相对于对第二遮罩层112的材料有选择性。在一个实施方式中，基础介电层102可包括一或多种介电材料，例如未掺杂的硅玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、黑金刚石、和/或其层堆叠，并且异向性蚀刻制程可以包括反应性离子蚀刻制程其蚀刻基础介电层102介电材料相对于第二遮罩层112的介电材料有选择性。蚀刻制程可在穿过第二遮罩层112的开口下方形成谐振器腔124c。
138.可执行异向性蚀刻制程，以移除在蚀刻基础介电层102以形成谐振器腔124c之后可能残留的第二遮罩层112的部分。异向性蚀刻制程的化学性质可以对于基础介电层102和接触导孔110a、110b、110c的材料有选择性。例如，第二遮罩层112可以包括材料tin、tan、w、wn、tic、tac、或wc，并且异向性蚀刻制程可以包括反应性离子蚀刻制程其蚀刻第二遮罩层112相对于基础介电层102的介电材料和接触导孔110a、110b、110c有选择性。在说明性实施例中，异向性蚀刻制程可包括反应性离子蚀刻制程其使用hbr、ch2h2、chf3、cf4、o2、n2、ch
xfy
、ar、he、cl2、和/或其他氟化的气体、或卤素气体作为制程气体。
139.图1i是根据本揭示内容的实施方式在第三遮罩层116和第三光阻剂层118的沉积之后的示例性结构100的垂直截面视图。沉积和图案化第三遮罩层116和第三光阻剂层118可用与参考图1b和图1c所描述的第一遮罩层104和第一光阻剂层106相似的方式。参考图1i，第三遮罩层116可沉积在基础介电层102上方，包括谐振器腔124c内部的基础介电层102的顶表面，以及多个接触导孔110a、110b、110c的多个顶表面。第三遮罩层116可包括金属性材料，此金属性材料可在随后的异向性蚀刻制程中功能作为蚀刻遮罩。例如，第三遮罩层116可以包括导电的金属性氮化物材料，例如tin、tan、w、或wn，或者导电的金属性碳化物材料，例如tic、tac、或wc。形成第三遮罩层116可经由化学气相沉积、原子层沉积、物理气相沉积、或类似者。第三遮罩层116可具有从2纳米至20纳米的厚度范围，例如从3纳米至10纳米，尽管也可以使用更小和更大的厚度。
140.可将第三光阻剂层118施加在第三遮罩层116上方，并且可将第三光阻剂层118光微影地图案化，以形成一开口其在介于接触导孔110a和接触导孔110b之间的基础介电层102的宽度的上方的区域中。在第三光阻剂层118中的开口的区域可以大于、小于或等于空腔的期望区域，在随后的制程中可以在空腔中形成射频谐振器。
141.可执行蚀刻制程以通过第三遮罩层116来转移在第三光阻剂层118中的图案。蚀刻制程可包括异向性蚀刻制程、或等向性蚀刻制程。在一个实施方式中，可执行异向性蚀刻制程，例如反应性离子蚀刻制程，以通过第三遮罩层116来转移在第三光阻剂层118中的图案。随后可移除第三光阻剂层118，例如经由灰化。
142.图1j是根据本揭示内容的实施方式在谐振器腔124b的形成之后的示例性结构100
的垂直截面视图。参考图1j，执行异向性蚀刻制程可使用第三遮罩层116作为蚀刻遮罩。异向性蚀刻制程可包含反应性离子蚀刻制程其蚀刻基础介电层102相对于第三遮罩层116的材料有选择性。在一个实施方式中，基础介电层102可包括一或多种介电材料，例如未掺杂的硅玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、黑金刚石、和/或其层堆叠，并且异向性蚀刻制程可以包括反应性离子蚀刻制程其蚀刻基础介电层102介电材料相对于第三遮罩层116的介电材料有选择性。蚀刻制程可在穿过第三遮罩层116的开口下方形成谐振器腔124b。
143.可执行异向性蚀刻制程，以移除在蚀刻基础介电层102以形成谐振器腔124b之后可能残留的第三遮罩层116的部分。异向性蚀刻制程的化学性质可以对于基础介电层102和接触导孔110a、110b、110c的材料有选择性。例如，第三遮罩层116可包括材料tin、tan、w、wn、tic、tac、或wc，并且异向性蚀刻制程可包括反应性离子蚀刻制程其蚀刻第三遮罩层116相对于基础介电层102的介电材料和接触导孔110a、110b、110c有选择性。在说明性实施例中，异向性蚀刻制程可包括反应性离子蚀刻制程其使用hbr、ch2h2、chf3、cf4、o2、n2、ch
xfy
、ar、he、cl2、和/或其他氟化的气体、或卤素气体作为制程气体。
144.图1k是根据本揭示内容的实施方式在第四遮罩层120和第四光阻剂层122的沉积之后的示例性结构100的垂直截面视图。沉积和图案化第四遮罩层120和第四光阻剂层122可用与参考图1b和图1c所描述的第一遮罩层104和第一光阻剂层106相似的方式。参考图1k，第四遮罩层120可沉积在基础介电层102上方，包括谐振器腔124b和谐振器腔124c内部的基础介电层102的多个顶表面，以及多个接触导孔110a、110b、110c的多个顶表面。第四遮罩层120可包括金属性材料，此金属性材料可在随后的异向性蚀刻制程中功能作为蚀刻遮罩。例如，第四遮罩层120可包括导电的金属性氮化物材料，例如tin、tan、w、或wn，或者导电的金属性碳化物材料，例如tic、tac、或wc。形成第四遮罩层120可经由化学气相沉积、原子层沉积、物理气相沉积、或类似者。第四遮罩层120可具有从2纳米至20纳米的厚度范围，例如从3纳米至10纳米，尽管也可以使用更小和更大的厚度。
145.可将第四光阻剂层122施加在第四遮罩层120上方，并且可将第四光阻剂层122光微影地图案化，以形成一开口其在邻近于接触导孔110a的基础介电层102的宽度的上方的区域(例如，如所绘示的接触导孔110a的左边)中。在第四光阻剂层122中的开口的区域可以大于、小于或等于空腔的期望区域，在随后的制程中可在空腔中形成射频谐振器。
146.可执行蚀刻制程以通过第四遮罩层120来转移在第四光阻剂层122中的图案。蚀刻制程可包括异向性蚀刻制程、或等向性蚀刻制程。在一个实施方式中，可执行异向性蚀刻制程，例如反应性离子蚀刻制程，以通过第四遮罩层120来转移在第四光阻剂层122中的图案。随后可移除第四光阻剂层122，例如经由灰化。
147.图1l是根据本揭示内容的实施方式在谐振器腔124a的形成之后的示例性结构100的垂直截面视图。参考图1l，执行异向性蚀刻制程可使用第四遮罩层120作为蚀刻遮罩。异向性蚀刻制程可包含反应性离子蚀刻制程其蚀刻基础介电层102相对于第四遮罩层120的材料有选择性。在一个实施方式中，基础介电层102可包括一或多种介电材料，例如未掺杂的硅玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、黑金刚石、和/或其层堆叠，并且异向性蚀刻制程可包括反应性离子蚀刻制程其蚀刻基础介电层102介电材料相对于第四遮罩层120的介电材料
有选择性。蚀刻制程可在穿过第四遮罩层120的开口下方形成谐振器腔124a。
148.可执行异向性蚀刻制程，以移除在蚀刻基础介电层102以形成谐振器腔124a之后可能残留的第四遮罩层120的部分。异向性蚀刻制程的化学性质可以对于基础介电层102和接触导孔110a、110b、110c的材料有选择性。例如，第四遮罩层120可包括材料tin、tan、w、wn、tic、tac或wc，并且异向性蚀刻制程可以包括反应性离子蚀刻制程其蚀刻第四遮罩层120相对于基础介电层102的介电材料和接触导孔110a、110b、110c有选择性。在说明性实施例中，异向性蚀刻制程可包括反应性离子蚀刻制程其使用hbr、ch2h2、chf3、cf4、o2、n2、ch
xfy
、ar、he、cl2、和/或其他氟化的气体、或卤素气体作为制程气体。
149.参照图1g至图1l所描述的用于形成多个谐振器腔124a、124b、124c(也称为多个谐振器浅沟槽)的蚀刻制程从右到左依次执行，首先形成谐振器腔124c，接着形成谐振器腔124b，然后形成谐振器腔124a。如上所述的多个谐振器腔124a、124b、124c的蚀刻的顺序仅仅是说明性的，并且多个谐振器腔124a、124b、124c中的各者可相对于其他的谐振器腔124a、124b、124c以任何顺序来蚀刻。例如，可首先蚀刻谐振器腔124a，然后蚀刻谐振器腔124b，并且然后蚀刻谐振器腔124c。作为另一个实施例，可首先蚀刻谐振器腔124b，然后蚀刻谐振器腔124a，接着蚀刻谐振器腔124c。
150.在一些实施方式中，作为参考图1g至图1l所描述的制程的替代，可执行一或多个蚀刻制程来成形具有谐振器腔124a、124b、124c的基础介电层102。例如多个，谐振器腔124a、124b、124c可以在单个蚀刻制程中形成，例如经由离子束蚀刻。蚀刻制程可形成如所示出的分级的、台阶状的基础介电层102的形状，使用任何各种沉积和蚀刻技术。可执行蚀刻制程，以产生分级的沟槽形状，其中多个谐振器腔124a、124b、124c的不同深度可形成在接触导孔110a、110b、110c附近和之间。在沟槽形状之内的水平的平面可以形成在小于侧壁的顶表面的高度的高度处。
151.为了便于绘示，将三个分级的“台阶”显示为多个谐振器腔124a、124b、124c的三个深度。然而，结构100可以仅包括两个不同深度的谐振器腔，或者可以包括大于两个的任意数量的谐振器腔，其中每个谐振器腔邻近于在基础介电层102之内的至少一个对应的接触导孔。在一些实施方式中，结构100可包括多个谐振器腔，其中多个谐振器腔中的每个谐振器腔的深度与至少一个其他的谐振器腔的深度不同。例如，谐振器腔124b可以具有某个深度，并且谐振器腔124a、谐振器腔124c可具有与谐振器腔124b的深度不同的相同深度。作为另一个实施例，结构100可包括十个谐振器腔，每个谐振器腔具有在第一深度和不同的第二深度之间交替的深度。作为另一个实施例，结构100可包括五个谐振器腔，每个谐振器腔具有不同的独特的深度，类似于在图1l中所绘示。
152.图1m是根据本揭示内容的实施方式在金属性阻障层126的沉积之后的示例性结构100的区域的垂直截面视图。参考图1m，金属性阻障层126可顺序地沉积在接触导孔110a、110b、110c的每个顶表面和基础介电层102的多个暴露的顶表面上方。金属性阻障层126可包括元素金属、或至少两种元素金属的金属间合金。在一个实施方式中，金属性阻障层126可包括ti、ta、tin、tan、w、其合金、和/或其层堆叠。其他合适的金属性阻障层材料可在本揭示内容的设想范围之内。沉积金属性阻障层126可经由任何物理气相沉积、化学气相沉积、电镀、或无电镀。
153.图1n是根据本揭示内容的实施方式在金属性谐振层128的沉积之后的示例性结构
100的区域的垂直截面视图。参考图1n，金属性谐振层128可顺序地沉积在金属性阻障层126的顶表面上方。金属性谐振层128可包括元素金属、或至少两种元素金属的金属间合金。在一个实施方式中，金属性谐振层128可包括钨(w)、铜(cu)、钌(ru)、钼(mo)、铝(al)、铝铜(alcu)、或铝硅铜(alsicu)、其合金、和/或其层堆叠中的至少一者。可使用在揭示内容的设想范围之内的其他合适的元素金属、或至少两种元素金属的金属间合金。沉积金属性谐振层128可经由任何物理气相沉积、化学气相沉积、电镀、或无电镀。在一个实施方式中，金属性谐振层128可具有一厚度的范围，例如大于或等于50埃(angstroms,)的厚度，尽管可以使用更厚或更薄的金属性谐振层128。
154.图1o是根据本揭示内容的实施方式在谐振器沟槽介电层130的沉积之后的示例性结构100的垂直截面视图。参考图1o，谐振器沟槽介电层130可顺序地沉积在金属性谐振层128的顶表面上方。谐振器沟槽介电层130可填充在沉积金属性谐振层128之后所形成的沟槽，如参考图1n所描述的内容，使得谐振器沟槽介电层130可以在先前由多个谐振器腔124a、124b、124c所定义的多个区域之内与金属性谐振层128的顶表面和/或侧壁接触。沉积谐振器沟槽介电层130可经由保形的沉积制程(例如化学气相沉积制程)或自平坦化的沉积制程(例如旋涂)。
155.在一个实施方式中，谐振器沟槽介电层130可包括未掺杂的硅玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、和黑金刚石，和/或其层堆叠。其他合适的介电材料在揭示内容的设想范围之内。谐振器沟槽介电层130可以实施为隔离层，此隔离层介于覆盖板(未示出)和金属性谐振层128的至少一部分(亦即，垂直地低于谐振器沟槽介电层130的金属性谐振层128的任何部分)之间。
156.图1p是根据本揭示内容的实施方式在执行化学机械研磨之后的示例性结构100的垂直截面视图。参考图1p，化学机械研磨制程可以移除金属性阻障层126、金属性谐振层128、和谐振器沟槽介电层130的多个部分。可执行化学机械研磨制程以产生单个水平的平面，其中可暴露金属性阻障层126、金属性谐振层128、谐振器沟槽介电层130、和基础介电层102的多个顶表面。
157.化学机械研磨制程可分隔金属性阻障层126、金属性谐振层128、和谐振器沟槽介电层130的多个部分，以形成多个谐振器沟槽132a、132b、132c。例如，化学机械研磨制程可移除金属性阻障层126、金属性谐振层128、和谐振器沟槽介电层130的最顶部的部分，以形成电性分隔的多个谐振器沟槽132a、132b、132c。第一谐振器沟槽132a可包括金属性阻障层126a、金属性谐振层128a、和第一谐振器沟槽介电层130a。第二谐振器沟槽132b可以包括金属性阻障层126b、金属性谐振层128b、和第二谐振器沟槽介电层130b。第三谐振器沟槽132c可包括金属性阻障层126c、金属性谐振层128c、和第三谐振器沟槽介电层130c。多个金属性阻障层126a、126b、126c可彼此电性隔离，多个金属性谐振层128a、128b、128c可彼此电性隔离，并且多个谐振器沟槽介电层130a、130b、130c可彼此隔离。
158.在一个实施方式中，可执行化学机械研磨制程，直到由一或多个感测器检测到特定的层或半导体结构。例如，可执行化学机械研磨制程，移除金属性阻障层126、金属性谐振层128、和谐振器沟槽介电层130的多个最顶部的部分，直到暴露和检测到多个接触导孔110a、110b、110c的最顶部的表面。因此，多个金属性阻障层126a、126b、126c、多个金属性谐
振层128a、128b、128c、多个谐振器沟槽介电层130a、130b、130c、和基础介电层102的多个部分可在与多个接触导孔110a、110b、110c的多个顶表面相同的水平的平面上被平坦化。
159.在一个实施方式中，可执行化学机械研磨制程，直到达到指定的深度，其中指定的深度基于多个谐振器沟槽132a、132b、132c的已知深度(亦即，在基础介电层102之内的金属性阻障层126的深度)和谐振器沟槽介电层130的深度。例如，化学机械研磨制程可停止在特定的已知深度处，以确保剩余的多个谐振器沟槽介电层130a、130b、130c在介于暴露的顶表面和分别地接触多个金属性谐振层128a、128b、128c的底表面之间具有一定的厚度。
160.图1q是根据本揭示内容的实施方式在介电隔离层134的沉积之后的示例性结构100的垂直截面视图。参考图1q，介电隔离层134可顺序地沉积在接触导孔110a、110b、110c的顶表面上方，以及谐振器沟槽132a、132b、132c和基础介电层102的多个暴露的表面上方。沉积介电隔离层134可以经由保形的沉积制程(例如化学气相沉积制程)或自平坦化的沉积制程(例如旋涂)。
161.在一个实施方式中，介电隔离层134可包括未掺杂的硅玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、和黑金刚石、和/或其层堆叠。其他合适的介电材料也在本揭示内容的设想范围之内。介电隔离层134可实施为隔离层，此隔离层介于覆盖板(未示出)和多个谐振器沟槽132a、132b、132c中的各者之间。在一些实施方式中，组合的金属性谐振层128和谐振器沟槽介电层130的厚度可大于100埃。例如，谐振器沟槽132c的金属性谐振层128c和第三谐振器沟槽介电层130c的组合的厚度可大于100埃，尽管也可以使用更小或等效的厚度。对于每个谐振器沟槽132a、132b、132c，金属性谐振层128和谐振器沟槽介电层130的厚度可以测量为介于介电隔离层134的底表面和金属性阻障层126的顶表面之间的距离。如在图1q中所绘示，对于多个谐振器沟槽132a、132b、132c中的各者，金属性谐振层128和谐振器沟槽介电层130可以具有由标记t1、t2、和t3所指示的不同的组合的厚度，其中每个厚度t1、t2、和t3可大于100埃。
162.图1r是根据本揭示内容的实施方式在覆盖板136的沉积之后的示例性结构100的垂直截面视图。参考图1r，覆盖板136可沉积在介电隔离层134上方。覆盖板136可包括元素金属、或至少两种元素金属的金属间合金。在一个实施方式中，覆盖板136可包括w、cu、ru、mo、al、alcu、alsicu、其合金、和/或其层堆叠。其它合适的元素金属、或至少两种元素金属的金属间合金也在本揭示内容的设想范围之内。沉积覆盖板136可经由物理气相沉积、化学气相沉积、电镀、或无电镀中的任何一者。
163.在一个实施方式中，基础介电层102和介电隔离层134的介电常数可以是相同的。在一个实施方式中，基础介电层102和介电隔离层134的介电常数可以是不同的。在一个实施方式中，基础介电层102、谐振器沟槽介电层130a、130b、130c、和介电隔离层134的介电常数可以是相同的。在一些实施方式中，在每个谐振器沟槽132a、132b、132c中的多个谐振器沟槽介电层130a、130b、130c的多个介电常数可以是相同的介电常数数值。在一些实施方式中，在每个谐振器沟槽132a、132b、132c中的多个谐振器沟槽介电层130a、130b、130c可以具有不同的介电常数数值和/或可包含不同的介电材料。例如，谐振器沟槽介电层130a可具有与谐振器沟槽介电层130b、130c不同的介电常数，并且谐振器沟槽介电层130b可具有与谐振器沟槽介电层130c不同的介电常数。
164.在一些实施方式中，在每个谐振器沟槽132a、132b、132c中的谐振器沟槽介电层130a、130b、130c可使用一或多个介电材料层来形成，例如在金属性谐振层128a、128b、128c上方顺序地沉积的介电材料层堆叠中。例如，谐振器沟槽介电层130a、130b、130c可以由一系列的具有不同介电常数的沉积层所组成。作为另一个实施例，谐振器沟槽介电层130a可以由单个介电层所组成，谐振器沟槽介电层130b可以由双介电层堆叠所组成，其中谐振器沟槽介电层130b的介电常数是基于两层的介电常数，并且谐振器沟槽介电层130c可以由三介电层堆叠所组成，其中谐振器沟槽介电层130c的介电常数是基于所有三层的介电常数。
165.所得的结构100可作为射频谐振器运作，其中谐振器沟槽132a、132b、132c具有各种谐振频率，这些谐振频率可在制造制程期间基于但不限于以下参数进行微调：(i)谐振器沟槽132a、132b、132c的尺寸和形状，包括(a)沟槽的深度(亦即，从介电隔离层134的底表面到金属性阻障层126a、126b、126c的远端的距离)，(b)谐振器沟槽132a、132b、132c的侧壁的锥角，(c)每个材料层(例如，金属性阻障层126a、126b、126c、金属性谐振层128a、128b、128c、谐振器沟槽介电层130a、130b、130c)的侧壁的锥角，(d)每个材料层的厚度，和(e)谐振器沟槽132a、132b、132c的宽度；(ii)金属性阻障层126a、126b、126c的介电常数和电导率；(iii)金属性谐振层128a、128b、128c的介电常数和电导率；以及(iv)谐振器沟槽介电层130a、130b、130c的介电常数。
166.作为射频谐振器运作的结构100还可以基于但不限于以下的参数起作用：(i)覆盖板136的厚度和导电性；(ii)介电隔离层134的厚度和介电常数；(iii)介于每对的谐振器沟槽132a、132b、132c和接触导孔110a、110b、110c之间的距离(例如，介于接触导孔110a和谐振器沟槽132b之间的距离、介于接触导孔110b和谐振器沟槽132c之间的距离)；(iv)接触导孔110a、110b、110c的尺寸和形状；(v)在单个谐振器结构之内的谐振器沟槽的总数；以及(vi)与在单个谐振器结构之内的其他谐振器沟槽的谐振频率相比，每个谐振器沟槽的谐振频率。
167.在一个实施方式中，谐振器沟槽132a、132b、132c在基础介电层102之内可具有相同的深度，但是可以呈现由一或多个前述的参数(例如，谐振器沟槽介电层130a、130b、130c的介电常数)所确定的不同的谐振频率。在一个实施方式中，谐振器沟槽132a、132b、132c可具有相同的形状(例如，尺寸、侧壁锥角、深度)，但是可呈现由一或多个前述的参数所确定的不同的谐振频率。
168.结构100可作为射频谐振器来运作，经由在覆盖板136处吸收或者接收来自外部射频源的射频信号。覆盖板136可通过介电隔离层134朝向谐振器沟槽132a、132b、132c来传递接收的射频信号。射频信号可连续地传播通过谐振器沟槽介电层130a、130b、130c，如果射频信号的频率等于或基本上接近谐振器沟槽132a、132b、132c的一或多个谐振频率，这可以导致金属性谐振层128a、128b、128c产生电磁场(electromagnetic fields,emf)。例如，如果在覆盖板136处接收的射频信号的频率等于或几乎等于谐振器沟槽132b的一或多个谐振频率，但是相同的射频信号频率不等于或接近谐振器沟槽132a、132c的一或多个谐振频率，则与谐振器沟槽132a、132c所产生的电磁场相比，谐振器沟槽132b可产生大的电磁场。由在每个谐振器沟槽132a、132b、132c之内传播的射频信号所产生的电磁场可以被转换成在金属性谐振层128a、128b、128c中的电压。在金属性谐振层128a、128b、128c之内的电压可以通过金属性阻障层126a、126b、126c传导到相应的接触导孔110a、110b、110c。然后，接触导孔
110a、110b、110c可以将任何电压传达到在半导体晶粒(例如，后段制程/前段制程，beol/feol)之内的逻辑装置或电路，以处理作为接收到的射频信号的结果所测量的电压参数。
169.在一些实施例中，射频谐振器结构100可以用与前述的射频测量过程相反的方式运作，使得射频谐振器结构可配置为替代地或附加地用作射频发射器。例如，半导体逻辑装置可提供电压至一或多个接触导孔110a、110b、110c。接触导孔110a、110b、110c可通过金属性阻障层126a、126b、126c将电压传输到金属性谐振层128a、128b、128c。金属性谐振层128a、128b、128c可基于所施加的电压来产生电磁场。电磁场可产生波信号，此波信号可通过介电隔离层134被引导到覆盖板136。然后覆盖板136可从半导体晶粒向外地和外部地传输射频信号。
170.图2是根据本揭示内容的实施方式，在多个覆盖板的形成之后，示例性结构200的第一替代性实施方式的垂直截面视图。参考图2，覆盖板材料层或电极材料层可以沉积在介电隔离层134上方。可以将覆盖板图案化以形成第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c。第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c中的各者的侧壁可分别地至少与谐振器沟槽132a、132b、132c的外周对准、或者分地延伸超过谐振器沟槽132a、132b、132c的外周。例如，第一覆盖板136a可垂直地位于高于谐振器沟槽132a，第二覆盖板136b可垂直地位于高于谐振器沟槽132b，并且第三覆盖板136c可垂直地位于高于谐振器沟槽132c。
171.第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c可包括元素金属、或至少两种元素金属的金属间合金。在一个实施方式中，第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c可包括w、cu、ru、mo、al、alcu、alsicu、其合金、和/或其层堆叠。其他合适的金属材料也在本揭示内容的设想范围之内。沉积覆盖板材料层可经由物理气相沉积、化学气相沉积、电镀、或无电镀中的任何一者。第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c可形成在介电层138之内。在一个实施方式中，可形成第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c，然后可围绕第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c顺序地沉积介电层138。在替代性实施方式中，可沉积介电层138，然后可以使用实施光阻剂层和遮罩层的图案和蚀刻制程在介电层138之内顺序地形成第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c。
172.第一覆盖板136a、第二覆盖板136b、和第三覆盖板136c可分别地利用谐振器沟槽132a、132b、132c创建三个不同的谐振器电路。第一谐振器可以由第一覆盖板136a和谐振器沟槽132a所定义，其中第一谐振器的谐振频率至少由介于第一覆盖板136a的底表面和金属性阻障层126a的远端底表面之间的距离来确定。第二谐振器可以由第二覆盖板136b和谐振器沟槽132b所定义，其中第二谐振器的谐振频率至少由介于第二覆盖板136b的底表面和金属性阻障层126b的远端底表面之间的距离来确定。第三谐振器可以由第三覆盖板136c和谐振器沟槽132c所定义，其中第三谐振器的谐振频率至少由介于第三覆盖板136c的底表面和金属性阻障层126c的远端底表面之间的距离来确定。因此，第一谐振器、第二谐振器、和第三谐振器可以分别地根据谐振器沟槽相对于覆盖板136a、136b、136c的深度而呈现不同的谐振频率。
173.图3是根据本揭示内容的实施方式，在多个覆盖板的形成之后，示例性结构300的第二替代性实施方式的垂直截面视图。如参考图1p所描述，在执行化学机械研磨制程之后，
覆盖板材料层或电极材料层可直接地沉积在谐振器沟槽132a、132b、132c上方。参考图3，可将覆盖板图案化，以形成第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c。第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c可与谐振器沟槽132a、132b、132c的金属性阻障层126a、126b、126c、金属性谐振层128a、128b、128c、和接触导孔110a、110b、110c分别地直接电性连接。因此，第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c可分别地将谐振器沟槽介电层130a、130b、130c封住。例如，第一覆盖板142a可直接地沉积在金属性阻障层126a的两端的顶部上、金属性谐振层128a的两端的顶部上、和接触导孔110a的至少一部分的顶部上，以隔离谐振器沟槽介电层130a，并且在介于第一覆盖板142a、谐振器沟槽132a和接触导孔110a之间形成电性路径。第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c中的各者的侧壁可分别地至少与谐振器沟槽132a、132b、132c和接触导孔110a、110b、110c的外周对准、或分别地延伸超过谐振器沟槽132a、132b、132c和接触导孔110a、110b、110c的外周。
174.第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c可包括元素金属、或至少两种元素金属的金属间合金。在一个实施方式中，第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c可包括w、cu、ru、mo、al、alcu、alsicu、其合金、和/或其层堆叠。其他合适的金属材料也在本揭示内容的设想范围之内。沉积覆盖板材料层可经由物理气相沉积、化学气相沉积、电镀、或无电镀中的任何一者。第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c可形成在介电层140之内。在一个实施方式中，可形成第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c，然后可围绕第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c顺序地沉积介电层140。在替代性实施方式中，可沉积介电层140，然后可使用实施光阻剂层和遮罩层的图案和蚀刻制程在介电层140之内顺序地形成第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c。
175.第一覆盖板142a、第二覆盖板142b、和第三覆盖板142c可分别地利用谐振器沟槽132a、132b、132c来创建三个不同的谐振器电路。第一谐振器可由第一覆盖板142a和谐振器沟槽132a所定义，其中第一谐振器的谐振频率至少由介于第一覆盖板142a的底表面和金属性阻障层126a的远端底表面之间的距离所确定。第二谐振器可由第二覆盖板142b和谐振器沟槽132b所定义，其中第二谐振器的谐振频率至少由介于第二覆盖板142b的底表面和金属性阻障层126b的远端底表面之间的距离所确定。第三谐振器可由第三覆盖板142c和谐振器沟槽132c所定义，其中第三谐振器的谐振频率至少由介于第三覆盖板142c的底表面和金属性阻障层126c的远端底表面之间的距离所确定。因此，第一谐振器、第二谐振器、和第三谐振器各自可以分别地根据谐振器沟槽相对于覆盖板142a、142b、142c的深度而呈现不同的谐振频率。
176.参考图4，绘示了根据本揭示内容的实施方式的示例性结构。图4是根据本揭示内容的实施方式的在前段(front-end-of-line,feol)制程期间在介电材料层中互补式金属氧化物半导体(cmos)晶体管和金属互连结构的形成之后的示例性结构的垂直截面视图。示例性结构包括基板9，基板9可以是半导体基板，例如市售可得的硅基板。包括例如硅氧化物的介电材料的浅沟槽隔离结构720可形成在基板9的上部分中。合适的掺杂半导体阱，例如p型阱和n型阱，可以形成在由浅沟槽隔离结构720的一部分所横向地包围的每个区域之内。场效晶体管可形成在基板9的顶表面上方。例如，每个场效晶体管可包括源极区域732、漏极
区域738、半导体通道735(其包括在介于源极区域732和漏极区域738之间延伸的基板9的表面部分)、以及栅极结构750。每个栅极结构750可包括栅极介电质752、栅极电极754、栅极帽介电质758、和介电质栅极间隔物756。源极侧金属半导体合金区域742可形成在每个源极区域732上，并且漏极侧金属半导体合金区域748可形成在每个漏极区域738上。
177.示例性结构可包括谐振器沟槽区域101和逻辑区域201，在谐振器沟槽区域101中可以随后地形成一阵列的多个谐振器沟槽，在逻辑区域201中可形成支持此阵列的多个谐振器元件的操作的逻辑装置。在一个实施方式中，在谐振器沟槽区域101中的装置(例如射频谐振器)可包括谐振器沟槽(例如谐振器沟槽132a、132b、132c)，其将从由接收的射频信号所产生的电磁场所转换的电压传达到电性连接到接触导孔110a、110b、110c的晶体管结构。例如逻辑或记忆体装置的支撑结构可形成在逻辑区域201中。在逻辑区域201中的装置(例如场效晶体管)可提供操作随后形成的此阵列的多个谐振器沟槽所需的功能。具体而言，在逻辑区域201中的装置可以配置为控制此阵列的多个谐振器沟槽的操作。形成在基板9的顶表面上的多个装置可包括互补式金属氧化物半导体(cmos)晶体管和可选的附加的半导体装置(例如电阻器、二极管、电容器等)，并且统称为互补式金属氧化物半导体电路700。
178.在介电材料层中所形成的各种金属互连结构可随后地在基板9和多个装置(例如场效晶体管)上方形成。介电材料层可包括例如接触级别介电材料层601、第一互连级别介电材料层610、第二互连级别介电材料层620、第三互连级别介电材料层630、和第四互连级别介电材料层640。金属互连结构可包括形成在接触级别介电材料层601中并接触互补式金属氧化物半导体电路700的相应的组件的装置接触导孔结构612、形成在第一互连级别介电材料层610中的第一线路结构618、形成在第二互连级别介电材料层620的较下部分中的第一导孔结构622、形成在第二互连级别介电材料层620的较上部分中的第二线路结构628，形成在第三互连级别介电材料层630的较下部分中的第二导孔结构632、形成在第三互连级别介电材料层630的较上部分中的第三线路结构638、形成在第四互连级别介电材料层640的较下部分中的第三导孔结构642、以及形成在第四互连级别介电材料层640的较上部分中的第四线路结构648。在一个实施方式中，第二线路结构628可包括多个源极线其连接到用于一阵列的多个谐振器元件的源极侧电源供应。由源极线所提供的电压可以通过提供在谐振器沟槽区域101中的存取晶体管施加到多个电极(例如，接触导孔110a、110b、110c)。
179.接触级别和互连级别介电层(601、610、620、630、640)中的各者可包括介电材料，例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、非晶态的氟化碳、其多孔的变体、或其组合。多个互连结构(612、618、622、628、632、638、642、648)中的各者可包括至少一种导电材料，其可以是金属性衬里层(例如金属性氮化物或金属性碳化物)和金属性填充材料的组合。每个金属性衬里层可包括tin、tan、wn、tin、tac、和wc，并且每个金属性填充材料部分可包括w、cu、al、co、ru、mo、ta、ti、其合金、和/或其组合。其他合适的材料在揭示内容的设想范围之内。在一个实施方式中，第一导孔结构622和第二线路结构628可经由双镶嵌制程而形成为集成的线路和导孔结构，第二导孔结构632和第三线路结构638可形成为集成的线路和导孔结构，和/或第三导孔结构642和第四线路结构648可以形成为集成的线路和导孔结构。虽然使用在第四互连级别介电材料层640上方形成一阵列的多个谐振器沟槽的实施方式来描述本揭示内容，但是这里明确地设想了此阵列的多个谐振器沟槽可以在不同的互连级别处形成的多个实施方式。
180.盖层103可形成在金属互连结构和互连介电材料层上方。例如，盖层103可形成在第四线路结构648的顶表面上和第四互连级别介电材料层640的顶表面上。盖层103可包括介电的覆盖材料，其可以保护下方的金属互连结构，例如第四线路结构648。在一个实施方式中，盖层103可包括可提供高抗蚀刻性的材料(亦即介电材料)，并且还可以在蚀刻基础介电层102的后续的异向性蚀刻制程期间功能作为蚀刻停止材料。例如，盖层103可包括硅碳化物或硅氮化物，并且可具有从5纳米至30纳米范围内的厚度，尽管也可以使用更小或更大的厚度。
181.盖层103和基础介电层102可形成为平面的毯覆(未图案化的)层，其具有延伸穿过谐振器沟槽区域101和逻辑区域201的相应的平面的顶表面和相应的平面的底表面。可蚀刻盖层103和基础介电层102，以形成多个接触导孔腔，其中可形成多个接触导孔110a、110b、110c。形成结构100的谐振器沟槽132a、132b、132c、介电隔离层134、和覆盖板136可根据参考图1a至图3所描述的各种实施方式。
182.图5是绘示根据本揭示内容的实施方式的用于形成半导体结构100的一般制程步骤的流程图。参考步骤501和图1a至图1f，第一接触导孔110a和第二接触导孔110b可形成在基础介电层102之内。参考步骤502和图1g至图1l，可在邻近于第一接触导孔110a处蚀刻第一谐振器腔124a。参考步骤503和图1g至图1l，可在邻近于第二接触导孔110处b蚀刻第二谐振器腔124b，其中第二谐振器腔124b可具有与第一谐振器腔124a不同的深度。参考步骤504和图1m，金属性阻障层126可沉积在第一接触导孔110a的顶表面和第二接触导孔110b的顶表面以及基础介电层102的多个暴露的表面上方。参考步骤505和图1n，可在金属性阻障层126上方沉积金属性谐振层128。参考步骤506和图1o，谐振器沟槽介电层130可沉积在金属性谐振层128上方。参考步骤507和图1p，可执行化学机械研磨制程，直到第一接触导孔110a的顶表面和第二接触导孔110b的顶表面暴露，其中化学机械研磨制程可物理性分隔金属性阻障层126和金属性谐振层128的多个部分，以形成包括第一金属性阻障层126a、第一金属性谐振层128a、和第一谐振器沟槽介电层130a的第一谐振器沟槽132a，以及包括第二金属性阻障层126b、第二金属性谐振层128b、和第二谐振器沟槽介电层130b的第二谐振器沟槽132b。参考步骤508和图1r、图2、和图3，覆盖板材料层136可沉积在高于基础介电层102、第一接触导孔110a、第二接触导孔110b、第一谐振器沟槽132a、和第二谐振器沟槽132b的多个暴露的表面。
183.在一个实施方式中，参考图1q，介电隔离层134可沉积在基础介电层102、第一接触导孔110a、第二接触导孔110b、第一谐振器沟槽132a、和第二谐振器沟槽132b的多个暴露的表面的顶部上，其中介电隔离层134可位于覆盖板材料层下方。
184.在一个实施方式中，参考图2和图3，可将覆盖板材料层图案化以形成第一覆盖板(例如，136a、142a)和第二覆盖板(例如，136b、142b)，其中第一覆盖板(例如，136a、142a)可位于高于第一谐振器沟槽132a，并且其中第二覆盖板(例如，136b、142b)可位于高于第二谐振器沟槽132b。
185.在一个实施方式中，参考图1a至图1l，第三接触导孔110c可形成在基础介电层102之内，并且可在邻近于第三接触导孔110c蚀刻第三谐振器腔124c，其中第三谐振器腔124c可具有与第二谐振器腔124b不同的深度。
186.在一个实施方式中，介于覆盖板材料层的底表面和第一金属性谐振层128a的远端
之间的第一距离可以大于100埃，并且介于覆盖板材料层的底表面和第二金属性谐振层128b的远端之间的第二距离可以大于100埃。
187.参考所有附图并根据本揭示内容的各个实施方式，提供了一种半导体结构。半导体结构可包括第一谐振器，第一谐振器包含第一金属性谐振层128a和覆盖板136，覆盖板136具有一底表面其与第一金属性谐振层128a的远端相距第一距离。半导体结构还可以包括第二谐振器，第二谐振器包括第二金属性谐振层128b和覆盖板136，其中底表面与第二金属性谐振层128b的远端相距第二距离，并且其中第一距离不同于第二距离。
188.在一个实施方式中，第一金属性谐振层128a可以是具有第一侧壁的第一沟槽形状，并且第二金属性谐振层128b可以是具有第二侧壁的第二沟槽形状。第一谐振器可以进一步包括嵌入在第一金属性谐振层128a的第一侧壁之间的第一谐振器沟槽介电层(例如，谐振器沟槽介电层130a)，第二谐振器可以进一步包括嵌入在第二金属性谐振层128b的第二侧壁之间的第二谐振器沟槽介电层(例如，谐振器沟槽介电层130b)。
189.在一个实施方式中，第一谐振器沟槽介电层(例如，谐振器沟槽介电层130a)和第二谐振器沟槽介电层(例如，谐振器沟槽介电层130b)可具有不同的介电常数。在一个实施方式中，第一谐振器沟槽介电层(例如，谐振器沟槽介电层130a)和第二谐振器沟槽介电层(例如，谐振器沟槽介电层130b)可具有相同的介电常数。在一个实施方式中，第一谐振器沟槽介电层(例如，谐振器沟槽介电层130a)和第二谐振器沟槽介电层(例如，谐振器沟槽介电层130b)可包括未掺杂的硅玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、或黑金刚石中的至少一者。
190.在一个实施方式中，半导体结构可以进一步包括其中嵌入第一金属性谐振层128a和第二金属性谐振层128b的基础介电层102，其中基础介电层102的顶表面可与第一金属性谐振层128a的顶表面和第二金属性谐振层128b的顶表面在相同的水平的平面上。在一个实施方式中，第一谐振器可进一步包括位于介于覆盖板136和第一金属性谐振层128a之间的介电隔离层134，并且第二谐振器可进一步包括位于介于覆盖板136和第二金属性谐振层128b之间的介电隔离层134。
191.在一个实施方式中，半导体结构可以进一步包括第三谐振器，此第三谐振器包括第三金属性谐振层128c和覆盖板136，其中底表面与第三金属性谐振层128c的远端相距第三距离，并且其中第三距离不同于第一距离和第二距离。
192.在一个实施方式中，半导体结构可以进一步包括第一接触导孔110a、电性连接第一接触导孔110a和第一金属性谐振层128a的第一金属性阻障层126a、第二接触导孔110b、以及电性连接第二接触导孔110b和第二金属性谐振层128b的第二金属性阻障层126b。
193.参考所有附图并根据本揭示内容的各种实施方式，提供了一种半导体结构，其可以包括第一谐振器和第二谐振器。第一谐振器可以包括第一金属性谐振层128a和第一覆盖板(例如，136a、142a)，第一覆盖板具有一底表面其与第一金属性谐振层128a的远端相距第一距离。第二谐振器可以包括第二金属性谐振层128b和第二覆盖板(例如，136b，142b)，第二覆盖板具有一底表面其与第二金属性谐振层128b的远端相距第二距离，其中第一距离不同于第二距离。
194.在一个实施方式中，第一覆盖板(例如，136a、142a)可位于垂直地高于第一金属性谐振层128a，第二覆盖板(例如，136b、142b)可位于垂直地高于第二金属性谐振层128b，第
一覆盖板(例如，136a、142a)可与第二覆盖板(例如，136b、142b)在相同的水平的平面上。在一个实施方式中，第一覆盖板(例如，136a、142a)可直接地位于第一金属性谐振层128a的顶部，并且可电性连接到第一金属性谐振层128a，第二覆盖板(例如，136b、142b)可直接地位于第二金属性谐振层128b的顶部，并且可电性连接到第二金属性谐振层128b。
195.在一个实施方式中，第一谐振器可以进一步包括位于介于第一覆盖板(例如，136a)和第一金属性谐振层128a之间的介电隔离层134，并且第二谐振器可以进一步包括位于介于第二覆盖板(例如，136b)和第二金属性谐振层128b之间的介电隔离层134。在一个实施方式中，半导体结构可以进一步包括第三谐振器，此第三谐振器包括第三金属性谐振层128c和第三覆盖板(例如，136c、142c)，此第三覆盖板具有一底表面其与第三金属性谐振层128c的远端相距第三距离，其中第三距离不同于第一距离和第二距离。在一个实施方式中，第一金属性谐振层128a和第二金属性谐振层128b中的各者可以包括w、cu、ru、mo、al、alcu、或alsicu中的至少一者。
196.本揭示内容一些实施方式提供了一种半导体结构，包含：第一谐振器、以及第二谐振器。第一谐振器包含：第一金属性谐振层和覆盖板。覆盖板具有一底表面其与第一金属性谐振层的远端相距第一距离。第二谐振器包含第二金属性谐振层和所述覆盖板。其中所述底表面与第二金属性谐振层的远端相距第二距离，其中第一距离不同于第二距离。
197.在一些实施方式中，在半导体结构中，第一金属性谐振层是具有多个第一侧壁的第一沟槽形状，并且其中第二金属性谐振层是具有多个第二侧壁的第二沟槽形状，第一谐振器还包含第一谐振器沟槽介电层其嵌入在第一金属性谐振层的这些第一侧壁之间；以及第二谐振器还包含第二谐振器沟槽介电层其嵌入在第二金属性谐振层的这些第二侧壁之间。
198.在一些实施方式中，在半导体结构中，第一谐振器沟槽介电层和第二谐振器沟槽介电层具有不同的介电常数。
199.在一些实施方式中，在半导体结构中，第一谐振器沟槽介电层和第二谐振器沟槽介电层具有相同的介电常数。
200.在一些实施方式中，在半导体结构中，第一谐振器沟槽介电层和第二谐振器沟槽介电层包含未掺杂的硅玻璃、硅氮化物、磷硅酸盐玻璃、氟硅酸盐玻璃、低介电常数材料、极低介电常数材料、或黑金刚石中的至少一者。
201.在一些实施方式中，半导体结构还包含基础介电层，第一金属性谐振层和第二金属性谐振层嵌入基础介电层中，其中基础介电层的顶表面与第一金属性谐振层的顶表面和第二金属性谐振层的顶表面在相同的水平的平面上。
202.在一些实施方式中，在半导体结构中，第一谐振器还包含介电隔离层，介电隔离层位于介于覆盖板和第一金属性谐振层之间；以及第二谐振器还包含介电隔离层其位于介于覆盖板和第二金属性谐振层之间。
203.在一些实施方式中，半导体结构还包含：第三谐振器。第三谐振器包含：第三金属性谐振层和覆盖板。其中底表面和第三金属性谐振层的远端相距第三距离，其中第三距离不同于第一距离和第二距离。
204.在一些实施方式中，半导体结构还包含：第一接触导孔、第一金属性阻障层、第二接触导孔、以及第二金属性阻障层。第一金属性阻障层电性连接第一接触导孔和第一金属
性谐振层。第二金属性阻障层电性连接第二接触导孔和第二金属性谐振层。
205.本揭示内容另一些实施方式提供了一种半导体结构，包含：第一谐振器以及第二谐振器。第一谐振器包含：第一金属性谐振层和第一覆盖板。第一覆盖板其具有一底表面其与第一金属性谐振层的远端相距第一距离。第二谐振器包含：第二金属性谐振层和第二覆盖板。第二覆盖板具有一底表面其与第二金属性谐振层的远端相距第二距离，其中第一距离不同于第二距离。
206.在一些实施方式中，在半导体结构中，第一覆盖板垂直地位于高于第一金属性谐振层，第二覆盖板垂直地位于高于第二金属性谐振层，并且第一覆盖板与第二覆盖板在相同的水平的平面上。
207.在一些实施方式中，在半导体结构中，第一覆盖板直接地位于第一金属性谐振层的顶部上并电性连接到第一金属性谐振层，并且第二覆盖板直接地位于第二金属性谐振层的顶部上并电性连接到第二金属性谐振层。
208.在一些实施方式中，在半导体结构中，第一谐振器还包含介电隔离层其位于介于第一覆盖板和第一金属性谐振层之间。第二谐振器还包含所述介电隔离层其位于介于第二覆盖板和第二金属性谐振层之间。
209.在一些实施方式中，半导体结构还包含：第三谐振器。第三谐振器包含：第三金属性谐振层和第三覆盖板。第三覆盖板具有一底表面其与第三金属性谐振层的远端相距第三距离，其中第三距离不同于第一距离和第二距离。
210.在一些实施方式中，在半导体结构中，第一金属性谐振层和第二金属性谐振层各自包含钨(w)、铜(cu)、钌(ru)、钼(mo)、铝(al)、铝铜(alcu)、或铝硅铜(alsicu)中的至少一者。
211.本揭示内容又另一些实施方式提供了一种形成半导体结构的方法，此方法包含：在基础介电层之内形成第一接触导孔和第二接触导孔；在邻近于第一接触导孔处蚀刻第一谐振器腔；在邻近于第二接触导孔处蚀刻第二谐振器腔，其中第二谐振器腔具有与第一谐振器腔不同的深度；在第一接触导孔的顶表面和第二接触导孔的顶表面以及基础介电层的多个暴露的表面上方沉积金属性阻障层；在金属性阻障层上方沉积金属性谐振层；在金属性谐振层上方沉积谐振器沟槽介电层；执行化学机械研磨(cmp)制程，直到暴露第一接触导孔的顶表面和第二接触导孔的顶表面，其中化学机械研磨制程物理性地分隔金属性阻障层和金属性谐振层的多个部分，以形成包括第一金属性阻障层、第一金属性谐振层、和第一谐振器沟槽介电层的第一谐振器沟槽，以及包括第二金属性阻障层、第二金属性谐振层、和第二谐振器沟槽介电层的第二谐振器沟槽；以及在高于基础介电层、第一接触导孔、第二接触导孔、第一谐振器沟槽、和第二谐振器沟槽的多个暴露的表面沉积覆盖板材料层。
212.在一些实施方式中，形成半导体结构的方法还包含：在基础介电层、第一接触导孔、第二接触导孔、第一谐振器沟槽、和第二谐振器沟槽的多个暴露的表面的顶部上沉积介电隔离层，其中介电隔离层位于覆盖板材料层下方。
213.在一些实施方式中，形成半导体结构的方法还包含：图案化覆盖板材料层，以形成第一覆盖板和第二覆盖板，其中第一覆盖板位于高于第一谐振器沟槽，第二覆盖板位于高于第二谐振器沟槽。
214.在一些实施方式中，形成半导体结构的方法还包含：在基础介电层之内形成第三
接触导孔；在邻近于第三接触导孔处蚀刻第三谐振器腔，其中第三谐振器腔具有与第二谐振器腔不同的深度。
215.在一些实施方式中，在形成半导体结构的方法中，介于覆盖板材料层的底表面和第一金属性谐振层的远端之间的第一距离大于100埃，并且于覆盖板材料层的所述底表面和第二金属性谐振层的远端之间的第二距离大于100埃。
216.以上概述了数个实施方式的多个特征，以便本领域技术人员可较佳地理解本揭示内容的多个态样。本领域的技术人员应理解，他们可能容易地使用本揭示内容，作为其他制程和结构的设计或修改的基础，以实现与在此介绍的实施方式的相同的目的，和/或达到相同的优点。本领域技术人员亦应理解，与这些均等的建构不脱离本揭示内容的精神和范围，并且他们可进行各种改变、替换、和变更，而不脱离本揭示内容的精神和范围。