用于检测短路的栅极驱动器、电路和方法与流程

1.本公开大体上涉及故障保护电路，并且更具体地涉及用于功率晶体管的短路检测电路。


背景技术：

2.集成电路由各种安全机构覆盖，所述安全机构在电路故障状况期间将它们置于安全状态。栅极驱动器是用于驱动晶体管(诸如开关模式电源中的功率晶体管)并将它们置于期望的导电状态的电路。为了防止过热和损坏晶体管或系统，使用短路保护电路来在短路状况期间关闭晶体管。常规短路保护电路通过将受保护晶体管的漏极-源极电压与参考电压进行比较来确定短路状况。这些短路保护电路通常需要电压电平移位器、消隐时间和/或附加参考分支电路。这些要求可增加裸片尺寸、减缓检测时间和/或增加电流消耗。因此，使用已知的短路检测电路难以满足效率越来越严格的标准。
附图说明
3.通过参照附图可更好地理解本公开，并且本公开的多个特征和优点对于本领域的技术人员为显而易见的，在附图中：
4.图1以局部框图和局部示意图形式示出了根据本公开的一个实施方案的具有短路检测的栅极驱动器；
5.图2以框图形式示出了可用作图1的数字处理电路的数字处理电路；
6.图3示出了显示可用于理解图1的栅极驱动器的操作的信号的时序图；
7.图4以局部框图和局部示意图形式示出了根据本公开的另一个实施方案的具有短路检测的栅极驱动器；并且
8.图5以局部框图和局部示意图形式示出了根据本公开的一个实施方案的使用图1或图4的短路检测电路的具有短路检测的开关模式电源。
9.在不同附图中使用相同的参考符号来指示相同或类似的元件。除非另有说明，否则字词“耦接”以及其相关联的动词形式包括直接连接以及通过本领域已知的方式的间接电连接两者；并且除非另有说明，否则对直接连接的任一描述也暗示使用合适形式的间接电连接的替代实施方案。
具体实施方式
10.图1以局部框图和局部示意图形式示出了根据本公开的一个实施方案的具有短路检测的栅极驱动器100。栅极驱动器100通常包括标记为“c”、“d”和“s”的一组端子、短路检测电路110、驱动器120和晶体管130。短路检测电路110包括反相器111、数字处理电路112和一组一次性可编程(otp)熔丝113。反相器111具有用于接收标记为“漏极”的漏极信号的第一输入端、用于接收编程信号的第二输入端、用于接收标记为“v ”的电压的第一电源端子、连接到s端子的用于接收标记为“v
‑”
的电压的第二电源端子，以及用于提供标记为“inv”的
反相信号的输出端。数字处理电路112具有用于接收标记为“驱动”的驱动信号的第一输入端、连接到反相器111的输出端的第二输入端、连接到c端子的用于接收标记为“控制”的控制信号的第三输入端、用于接收v 的第一电源端子、连接到s端子的第二电源端子以及用于提供标记为“检测”的检测信号的输出端。一组otp熔丝113具有连接到反相器111的第二输入端的用于提供编程信号的输出端。驱动器120具有连接到数字处理电路112的输出端的第一有源低输入端、用于接收“控制”的第二输入端、用于接收v 的第一电源端子、连接到s端子的第二电源端子以及用于提供“驱动”的输出端。晶体管130是n沟道金属氧化物半导体场效应晶体管(mosfet)，其具有连接到驱动器120的输出端的栅极电极、连接到反相器111的输入端的漏极电极、和源极电极。栅极驱动器100可用于驱动用于各种电路的晶体管的栅极，包括同步转换器的单个开关功率转换器或高侧或低侧驱动器。栅极驱动器100可以实现为单片集成电路，或者可以与单个封装中的其他部件组合为多芯片模块。晶体管130被示出为n沟道mosfet，然而可以使用其他晶体管类型。
11.在图1所示的实施方案中，短路检测电路110和驱动器120处于同一电源电压域中。例如，如果晶体管130是n沟道mosfet，则第一电源端子从内部供电电路接收v ，图1中未示出，并且第二电源端子连接到晶体管130的源极。在晶体管130是p沟道mosfet的实施方案中，第一电源端子连接到晶体管130的源极，并且第二电源端子从内部供电电路接收v-，图1中未示出。因此，驱动电路根据晶体管类型有所偏置。
12.在操作中，栅极驱动器100驱动晶体管130，同时通过使用反相器111和数字处理电路112实施数字短路检测来改善短路故障检测。与已知故障检测电路相比，通过使用数字短路检测，栅极驱动器100减少了响应时间并降低了电流消耗。
13.在正常操作中，即在没有短路的操作中，驱动器120接收“控制”，并且根据“控制”的状态经由“驱动”响应地将晶体管130驱动到导电状态或非导电状态。晶体管130在其导电状态下将电流从其漏极端子传导到其源极端子。因此，当没有发生故障状况时，栅极驱动器100根据“控制”来将晶体管130的开关控制在期望状态。
14.当存在短路状况诸如从高侧晶体管的源极端子到接地的短路时，由流过晶体管130的“导通”电阻的增加的电流引起的漏极-源极电压降使得反相器111的输入端处的电压上升到其开关点之上。如果发生短路状况，则反相器111将处于活动状态的inv提供给数字处理电路112。数字处理电路112根据inv、“控制”和“驱动”确定在晶体管130处于其导电状态时是否发生了短路状况，并且如果是，则响应地激活“检测”。当“检测”被激活时，针对开关操作循环的其余部分禁用驱动器120和晶体管130。由于短路状况是外部故障，因此实施栅极驱动器100的系统可以使用各种方法校正故障状况。在这种情况下，短路检测电路110检查每个开关操作循环的短路状况，并且响应地在逐个循环的基础上禁用驱动器120和晶体管130直到短路状况被消除。
15.与已知故障检测电路相比，实施数字短路检测电路(诸如上述短路检测电路110)的栅极驱动器具有减少的响应时间和较低的电流消耗。在图1所示的实施方案中，反相器111、数字处理电路112和驱动器120处于同一电源电压域中，从而消除了对电压电平移位器的需要。与已知故障检测电路相比，通过使用反相器111检测短路状况，短路检测电路110可以在更小的裸片区域上实现。由于短路检测电路110消耗很少的电流，因此其可以在各种低功率操作(诸如启动操作或节能模式)期间使用。可以在不使用消隐电路的情况下实现使用“驱动”作为对数字处理电路112的反馈输入的短路检测电路110的具体实施。短路检测电路110可以适于保护多种应用、拓扑和功率级结构中的晶体管。
16.图2以框图形式示出了可用作图1的数字处理电路112的数字处理电路200。数字处理电路200通常包括逻辑门210和锁存器电路220。逻辑门210是“与”门，其具有用于接收“驱动”的第一输入端、用于接收inv的第二反相输入端、用于接收“控制”的第三输入端以及用于提供设定信号的输出端。锁存器电路220具有连接到逻辑门210的输出端的设定输入端、用于接收“控制”的复位输入端以及用于提供“检测”的输出端。锁存器电路220包括逻辑门221和逻辑门222。逻辑门221是“或非”门，其具有连接到逻辑门210的输出端的第一输入端、用于接收“检测”的第二输入端，以及输出端。逻辑门222是“或非”门，其具有连接到逻辑门221的输出端的第一输入端、用于接收“控制”的第二反相输入端以及用于提供“检测”的输出端。
17.在操作中，当与检测器(诸如图1的反相器111)一起使用时，数字处理电路200实施数字短路保护。当“控制”和“驱动”是活动的(逻辑高状态)并且inv是非活动的(逻辑高状态)时，逻辑门210保持设定信号不活动(逻辑低状态)。如果检测到短路状况，则inv变为活动的(逻辑低状态)。如果inv在“控制”和“驱动”活动时被激活，则逻辑门210激活设定信号并设置锁存器电路220。当锁存器电路220被设置时，“检测”被激活(逻辑高状态)，并且针对开关操作循环的其余部分禁用栅极驱动器。当“控制”变为非活动的(逻辑低状态)时，在开关操作循环结束时重置锁存器电路220。在使用逐循环短路检测的实施方案中，在下一个开关操作循环处“控制”和“驱动”被激活。如果短路状况持续，则inv将保持为活动的，使得锁存器电路220激活“检测”并随后针对开关操作循环的其余部分禁用栅极驱动器。
18.图3示出了时序图300，其显示可用于理解图1的栅极驱动器100和图2的数字处理电路200的操作的信号。在时序图300中，水平轴线表示以μs为单位的时间，并且竖直轴线根据具体情况表示以伏特为单位的信号的振幅或微安(μa)。时序图300包括描绘标记为“vsw”的开关节点处的电压的波形310、描绘“控制”的波形320、描绘inv的波形330、描绘标记为“对地短路”的对地短路事件的波形340、描绘“检测”的波形350和描绘标记为“平均静态电流”的短路检测电路110的平均静态电流的波形360。波形310表示根据栅极驱动器100的操作在高电压振幅和低电压振幅之间切换的直流(dc)电压。波形320、330、340和350表示具有两个电平(即逻辑高(高电压振幅)和逻辑低(低电压振幅))的数字信号。波形360表示以μa为单位测量的平均静态电流。水平轴线在标记为“t
0”、“t
1”、“t
2”、“t
3”、“t
4”、“t
5”和“t
6”的时间处被分成时间间隔。
19.图3中所示的操作开始于t0，其中vsw处于低电压振幅并且“控制”、inv、“对地短路”和“检测”处于逻辑低状态。此时，inv是活动的(逻辑低状态)，因为晶体管的漏极-源极电压降高于反相器的开关点阈值；然而，由于“控制”和驱动信号指示晶体管被禁用，因此“检测”保持不活动(逻辑低状态)。在t1处，发起开关操作循环，并且“控制”被激活(逻辑高状态)。在传播延迟之后，栅极驱动器接通晶体管，vsw进入高电压振幅，并且inv变为非活动的(逻辑高状态)。在t2处，停用“控制”(逻辑低状态)。在传播延迟之后，栅极驱动器关闭晶体管，vsw返回到低电压振幅，并且inv变为活动的。在从t1至t2的接通时间期间，未检测到短路状况并且“检测”保持不活动。
20.操作在t3处继续新的开关操作循环，并且相应的信号如在t1处一样激活和停用。在
t4处，发生从晶体管的源极端子到接地的短路，由“对地短路”进入逻辑高状态并且vsw进入低电压振幅来表示。当发生短路状况时，由流过晶体管的“导通”电阻的增加的电流引起的漏极-源极电压降使得反相器的输入端处的电压上升到其开关点之上，并且inv激活。数字处理电路根据“控制”和inv确定在栅极驱动器的开关操作循环期间发生短路状况，并响应地激活“检测”。当“检测”变为活动时，栅极驱动器针对开关操作循环的其余部分关闭晶体管。在t5处，“控制”被停用，并且重置“检测”。在t6处，发起新的开关操作循环，“控制”被激活，并且栅极驱动器在传播延迟之后打开晶体管。在此示例中，短路状况持续；因此，数字处理电路重新激活“检测”，并且针对开关操作循环的其余部分禁用栅极驱动器和晶体管。在各种开关操作循环期间，平均静态电流保持基本上恒定，指示当检测到短路状况时，短路检测电路对平均静态电流几乎没有影响。图3中描述的操作的结果是响应时间降低的短路检测电路。例如，当在0.18微米cmos制造技术中实施时，发生短路状况与数字处理电路激活“检测”之间的时间小于3纳秒(ns)。
21.图4以局部框图和局部示意图形式示出了根据本公开的另一个实施方案的具有短路检测的栅极驱动器400。栅极驱动器400与图1的栅极驱动器100类似地操作，但具有下文所述的一些差异。栅极驱动器400通常包括标记为“v”、“c”、“d”和“s”的一组端子、短路检测电路410、自举二极管440、自举电容器450和在图1的栅极驱动器100中发现的相应元件。短路检测电路410包括共源共栅晶体管414和在图1的短路检测电路110中发现的相应元件。共源共栅晶体管414是n沟道mosfet，其具有连接到晶体管430的漏极的漏极、连接到第一电源端子的用于接收v 的栅极以及连接到反相器411的输入端的源极。自举二极管440具有连接到v端子的用于从图4中未示出的内部供电电路接收标记为“pvdd”的内部供电电压的阳极，以及连接到第一电源端子的阴极。自举电容器450具有连接到自举二极管440的阴极的第一端子和连接到第二电源端子的第二端子。在此实施方案中，由于晶体管430是n沟道mosfet，因此第二电源端子连接到晶体管430的源极。
22.除了以下差异之外，栅极驱动器400类似于图1的栅极驱动器100操作。晶体管430是高压晶体管，其漏极-源极电压高于反相器411的最大输入电压。当晶体管430关闭时，v-保持接地，从而允许自举二极管440将自举电容器450的电位充电至pvdd。当“控制”变高时，“驱动”的高电平开始对晶体管430的栅极充电。在此期间，电荷从自举电容器450移除并递送到晶体管430的栅极。当晶体管430打开时，v-接近漏极电压，使v 接近漏极电压和pvdd的总和。这提供了用于晶体管430的足够的栅极-源极电压以保持导电，同时保持反相器411、数字处理电路412和驱动器420的操作电压在它们相应的操作限制内。在晶体管430的栅极充电并且v-已经到达漏极电压的时间段期间，漏极电压与v-之间的电压差可以大于反相器411的最大输入电压。例如，电压差可以是40v，并且反相器411的最大输入电压可以是5v。为了保护反相器411，共源共栅晶体管414将反相器411的输入电压限制为v 。
23.在图4的实施方案中，晶体管430是高压n沟道mosfet；然而，高压电路的其他实施方案可以使用具有适当的支持电路和保护晶体管的其他形式的晶体管。例如，如果晶体管430是p沟道mosfet，则共源共栅晶体管414也将是p沟道mosfet。在此示例中，共源共栅晶体管414将具有连接到晶体管430的漏极的漏极、连接到第二电源端子的用于接收v-的栅极和连接到反相器411的输入端的源极。在此示例中，不使用自举二极管440和自举电容器450。此外，由于晶体管430是p沟道mosfet，因此第一电源端子连接到晶体管430的源极。因此，根
据晶体管和应用类型保护反相器411。
24.图5以局部框图和局部示意图形式示出了根据本公开的一个实施方案的使用图1或图4的短路检测电路的具有短路检测的开关模式电源500。开关模式电源500是dc-dc降压转换器，其使用短路检测来改善系统保护。开关模式电源500通常包括输入电路510、开关模式电源转换器520、输出电路530和供电电容器540。
25.输入电路510包括输入二极管511、输入电感器512和输入电容器513和514。输入二极管511具有用于从图1中未示出的dc电源接收标记为“vsupply”的供电电压的阳极，以及阴极。输入电感器512具有连接至输入二极管511的阴极的第一端子，以及第二端子。输出电容器513具有连接到输入二极管511的阴极的第一端子和连接到电源接地的第二端子。输入电容器514具有连接到输入电感器512的第二端子的第一端子，以及连接到地的第二端子。
26.开关模式电源转换器520是集成电路降压转换器，其调节开关模式电源500的输出电压。开关模式电源转换器520具有标记为“vin”、“sw”、“故障”、“fb”、“vcc”和“gnd”的一组端子。vin端子连接至输入电感器512的第二端子。“故障”端子连接到外部电路(图5中未示出)，用于提供故障信号。gnd端子连接到接地。
27.开关模式电源转换器520通常包括控制器521、高侧驱动器522、高侧晶体管523、高侧短路检测电路524、低侧驱动器525、低侧晶体管526、低侧短路检测电路527、故障管理电路528和内部供电电路529。控制器521具有连接到fb端子的反馈输入端、连接到“故障”端子的故障输入端、用于提供标记为“hcontrol”的高侧控制信号的高侧输出端和用于提供标记为“lcontrol”的低侧控制信号的低侧输出端。高侧驱动器522具有启动输入端、连接到控制器521的高侧输出端的控制输入端以及用于提供标记为“hdrv”的高侧驱动信号的输出端。高侧晶体管523具有连接到高侧驱动器522的输出端的栅极、连接到vin端子的漏极以及连接到sw端子的源极。高侧短路检测电路524具有连接到高侧晶体管523的漏极的用于接收标记为“高漏极”的高侧漏极信号的输入端和连接到高侧驱动器522的启动输入端的用于提供标记为“hdetect”的高侧检测信号的输出端。低侧驱动器525具有连接到控制器521的低侧输出端的控制输入端、启动输入端以及用于提供标记为“ldrv”的低侧驱动信号的输出端。低侧晶体管526具有连接到低侧驱动器525的输出端的栅极、连接到sw端子的漏极以及连接到gnd端子的源极。低侧短路检测电路527具有连接到低侧晶体管526的漏极的用于接收标记为“低漏极”的低侧漏极信号的输入端和连接到低侧驱动器525的启用输入端的用于提供标记为“ldetect”的低侧检测信号的输出端。故障管理电路528具有连接到高侧短路检测电路524的输出端的第一输入端、连接到低侧短路检测电路527的输出端的第二输入端以及连接到“故障”端子的用于提供故障信号的输出端。内部供电电路529具有连接到vcc端子的输入端，以及用于提供标记为“vdd”的内部电压的输出端。
28.输出电路530包括输出电感器531、反馈电阻器532和533以及输出电容器534。输出电感器531具有连接到开关模式电源转换器520的sw端子的第一端子，以及用于向负载(在图5中未示出)提供标记为“vout”的输出电压的第二端子。反馈电阻器532具有连接到输出电感器531的第二端子的第一端子和连接到开关模式电源转换器520的fb端子的用于提供标记为“反馈”的反馈信号的第二端子。反馈电阻器533具有连接到反馈电阻器532的第二端子的第一端子以及连接到地的第二端子。输出电容器534具有连接到输出电感器531的第二端子的第一端子以及连接到地的第二端子。供电电容器540具有连接到开关模式电源转换
器520的vcc端子的第一端子以及连接到地的第二端子。
29.在操作中，输入电路510使开关模式电源500的输入端处的vsupply平滑。输出电容器534使vout(开关模式电源500的输出电压)稳定。开关模式电源转换器520在启动周期期间经由vcc端子对供电电容器540充电并由供电电容器540供电。
30.反馈电路530向开关模式电源转换器520的fb端子提供作为vout的缩小表示的“反馈”。控制器521使用“反馈”来开发hcontrol和lcontrol。高侧驱动器522接收hcontrol，并且响应地将高侧晶体管523经由hdrv驱动到导电状态和非导电状态。高侧晶体管523在处于其导电状态时将正电流提供到输出电感器531中。低侧驱动器525接收lcontrol，并且响应地将低侧晶体管526经由ldrv驱动到导电状态和非导电状态。低侧晶体管526在处于其导电状态时将负电流提供到输出电感器531中。总体地，控制器521、高侧驱动器522和低侧驱动器525交替地控制高侧晶体管523和低侧晶体管526的开关以将vout调节到期望的电压。
31.在此操作期间，如果在输出中发生短路状况，则系统可能损坏。然而，与已知的开关模式电源不同，开关模式电源500实施如先前所描述的数字短路检测。高侧短路检测电路524感测“高漏极”。当高侧晶体管523传导并且发生短路状况时，高侧短路检测电路524激活hdetect，从而针对开关操作循环的其余部分禁用高侧驱动器522和高侧晶体管523。低侧短路检测电路527感测“低漏极”。当低侧晶体管526传导并且发生短路状况时，低侧短路检测电路527激活ldetect，从而针对开关操作循环的其余部分禁用低侧驱动器525和低侧晶体管526。故障管理电路528接收hdetect和ldetect两者，并且响应地形成故障信号。
32.图5的实施方案示出了使用数字短路检测的示例性开关模式电源500。在图5的实施方案中，晶体管523和526是n沟道mosfet；然而，其他实施方案可以实施不同类型的mosfet。例如，一个实施方案可以针对高侧晶体管523使用p沟道mosfet。短路检测电路524和527可以使用所描述的短路检测电路的各种实施方案中的任何实施方案。例如，在一个实施方案中，高侧晶体管523是高漏极电压n沟道mosfet。在此示例中，高侧短路检测电路524类似于图4的短路检测电路410。在图5的实施方案中，故障管理电路528响应于hdetect或ldetect而形成故障信号。在开关模式电源转换器520的一个实施方案中，控制器521响应于故障信号停止生成hcontrol和lcontrol。在此示例中，控制器521可以避免生成hcontrol和lcontrol，直到向开关模式电源转换器520提供外部信号、开关模式电源转换器520被重启或预定时间过去。在另一个实施方案中，故障信号经由“故障”端子提供给外部控制器。参考各种端子和内部电路描述开关模式电源转换器520；然而，开关模式电源转换器520的具体实施可以包括在本公开内未描述的另外的电路或端子，同时实施数字短路检测。虽然开关模式电源500显示降压转换器拓扑，但在所述短路检测电路的实施方案中，可以在其他拓扑结构中使用。
33.上文已经描述了短路检测电路及其相关系统的各种实施方案，其中反相器和数字处理电路检测短路状况。例如，在一个实施方案中，短路检测电路通过监测晶体管的漏极来检测短路状况。在另一实施方案中，短路检测电路通过监测高压晶体管的漏极来检测短路。在又一实施方案中，多个短路检测电路用于监测电源中的晶体管的相应漏极。
34.上文所公开的主题应被视为示例性的而非限制性的，并且所附权利要求书旨在涵盖落在权利要求书的真实范围内的所有此类修改、增强和其他实施方案。例如，栅极驱动器或开关模式电源的特定框可以在不同实施方案中变化。此外，上述短路检测电路、栅极驱动
器、数字处理电路和开关模式电源可以用于不同架构。例如，短路检测电路的各种实施方案可以在单个功率晶体管应用和多个功率晶体管应用中实施。此外，上述短路检测电路可以在独立的栅极驱动器、开关模式电源控制器、开关模式电源转换器或用于保护晶体管的另一应用中实施。
35.在一种形式中，具有短路保护的用于驱动也具有漏极和源极的第一晶体管的栅极的栅极驱动器包括反相器、数字处理电路和驱动器。该反相器具有用于从第一晶体管的漏极接收漏极信号的输入端和用于提供反相信号的输出端。数字处理电路具有耦接到所述反相器的所述输出端的第一输入端、用于接收控制信号的第二输入端以及用于提供检测信号的输出端，其中所述数字处理电路响应于所述反相信号和控制信号处于相应的活动状态而提供处于活动逻辑状态的所述检测信号。驱动器具有耦接到所述数字处理电路的所述输出端的第一输入端、用于接收所述控制信号的第二输入端以及用于提供驱动信号的输出端，其中所述驱动器在所述控制信号活动并且所述检测信号不活动时提供处于活动逻辑状态的所述驱动信号，否则提供处于非活动逻辑状态的所述驱动信号。
36.根据一个方面，所述反相器具有可编程开关点，并且该栅极驱动器还包括多个熔丝，该多个熔丝耦接到所述反相器以确定所述可编程开关点。
37.根据另一方面，所述反相器、所述数字处理电路和所述驱动器处于第一电源电压域中。
38.根据又一个方面，数字处理电路可以包括响应于所述反相信号和所述控制信号以提供设定信号的逻辑门，以及响应于所述设定信号而设置并且响应于所述控制信号而重置的锁存器电路。根据该方面，响应于所述控制信号和所述反相信号为活动的而设置所述锁存器电路，并且其中当所述控制信号不活动时重置所述锁存器电路。根据该方面，可响应于所述驱动信号为活动的而进一步设置所述锁存器电路。
39.根据又一方面，所述反相器、所述数字处理电路、所述驱动器和第一晶体管组合在单片集成电路中。
40.在另一种形式中，电路包括开关转换器，其中开关转换器包括控制器、第一驱动器、第一晶体管和第一短路检测电路。该控制器用于响应于反馈信号提供第一控制信号。第一驱动器用于响应于所述第一控制信号提供第一驱动信号。该第一晶体管用于响应于所述第一驱动信号将第一电流传导到电感负载中，其中所述第一晶体管的漏极形成第一漏极信号。第一短路检测电路包括用于响应于所述第一漏极信号提供第一反相信号的第一反相器和在所述第一反相信号和所述第一控制信号处于相应活动状态时提供处于活动状态的第一检测信号的第一数字处理电路。所述第一驱动器在所述第一控制信号活动并且所述第一检测信号不活动时提供处于活动逻辑状态的所述第一驱动信号，否则提供处于非活动逻辑状态的所述第一驱动信号。
41.根据一个方面，所述第一反相器具有可编程开关点。根据该方面，所述第一短路检测电路还包括多个熔丝，所述多个熔丝耦接到所述第一反相器以用于确定所述可编程开关点。
42.根据另一方面，所述控制器、所述第一驱动器、所述第一晶体管和所述第一短路检测电路组合在单个集成电路裸片内。
43.根据另一个方面，所述第一数字处理电路包括响应于所述第一反相信号和所述第
一控制信号的逻辑门，所述逻辑门用于响应于所述第一反相信号和所述第一控制信号是活动的而提供处于活动逻辑状态的设定信号；以及响应于所述设定信号和所述第一控制信号的锁存器电路，所述锁存器电路用于响应于所述设定信号和所述第一控制信号两者是活动的而提供处于所述活动逻辑状态的所述第一检测信号，其中所述逻辑门进一步响应于所述第一驱动信号而提供所述设定信号。根据该方面，所述第二晶体管的漏极形成第二漏极信号，并且开关转换器还包括第二短路保护电路，该第二短路保护电路包括用于响应于所述第二漏极信号提供第二反相信号的第二反相器和在所述第二反相信号和所述第二控制信号处于相应的活动状态时提供处于活动状态的第二检测信号的第二数字处理电路，其中所述第二驱动器在所述第二控制信号活动并且所述第二检测信号不活动时提供处于活动逻辑状态的所述第二驱动信号，否则提供处于非活动逻辑状态的所述第二驱动信号。
44.在另一种形式中，一种用于检测短路的方法包括响应于驱动信号驱动晶体管；形成所述晶体管的漏极信号；响应于所述漏极信号生成反相信号；在所述反相信号和控制信号活动时生成检测信号；以及在所述控制信号活动并且所述检测信号不活动时提供处于活动逻辑状态的所述驱动信号，否则提供处于非活动逻辑状态的所述驱动信号。
45.根据一个方面，所述生成所述检测信号包括在所述反相信号(inv)和所述控制信号(“控制”)活动时形成设定信号。在这种情况下，所述形成所述设定信号可包括在所述驱动信号活动时对所述设定信号进行脉冲。
46.根据另一方面，所述生成所述反相信号包括使用具有可编程开关点的反相器，并且在所述漏极信号通过所述可编程开关点时激活所述反相信号。在一个另外的方面，该方法可还包括使用耦接到所述反相器的多个熔丝对所述可编程开关点进行编程。
47.因此，在法律所允许的最大范围上，本发明的范围将由对所附权利要求及它们的等同物的最广泛的可允许的解释来确定，并且不应受到前文详细描述约束或限制。