一种存储设备的测试方法、装置、电子设备及可读介质与流程

1.本发明涉及存储器技术领域，尤其涉及一种存储设备的测试方法、装置、电子设备及可读介质。


背景技术：

2.在闪存(flash)的测试中，往往会有老化测试(bit，burn in test)以找出一些早期失效的芯片。在老化测试中，会使用老化测试板(burn in board)。目前的老化测试板上的测试主机的测试通道比较少，老化测试板上的多个待测存储设备(dut，device under test)的部分dut需要共享这些测试通道。在这种情况下，共享测试通道的dut中任一出现异常，共享测试通道的其他dut需等待该出现异常的dut完成与其他dut相同测试项或操作后才能进行下一个测试项或操作，这样整个测试时间比较长，严重影响测试效率。


技术实现要素：

3.有鉴于此，本发明实施例提供一种存储设备的测试方法、装置、电子设备及存储介质，以优化对flash老化测试的测试时间，达到节约成本。
4.第一方面，本发明实施例提供一种存储设备的测试方法，所述方法包括：
5.将一组待测存储设备区分为第一集合和第二集合；所述第一集合包含所述一组待测存储设备中非异常的第一待测存储设备；所述第二集合包含所述一组待测存储设备中异常的第二待测存储设备；所述一组待测存储设备中的部分待测存储设备共享同一测试信号；
6.为所述第一集合中的所述第一待测存储设备配置第一卷地址，以及为所述第二集合中的所述第二待测存储设备配置第二卷地址；
7.向所述一组待测存储设备中的每一个待测存储设备发送选择命令，所述选择命令用于仅选择所述第一卷地址对应的第一集合；
8.使所述第一集合中的所述第一待测存储设备执行预设测试步骤。
9.第二方面，本发明实施例还提供一种存储设备的测试装置，所述装置包括：区分模块、配置模块、发送模块和执行模块，其中；
10.所述区分模块，用于将一组待测存储设备区分为第一集合和第二集合；所述第一集合包含所述一组待测存储设备中非异常的第一待测存储设备；所述第二集合包含所述一组待测存储设备中异常的第二待测存储设备；所述一组待测存储设备中的部分待测存储设备共享同一测试信号；
11.所述配置模块，用于为所述第一集合中的所述第一待测存储设备配置第一卷地址，以及为所述第二集合中的所述第二待测存储设备配置第二卷地址；
12.所述发送模块，用于向所述一组待测存储设备中的每一个待测存储设备发送选择命令，所述选择命令用于仅选择所述第一卷地址对应的第一集合；
13.所述执行模块，用于使所述第一集合中的所述第一待测存储设备执行预设测试步
骤。
14.第三方面，本发明实施例还提供一种电子设备，所述电子设备包括存储器和处理器，其中，所述存储器中存储有指令；
15.所述处理器用于运行所述存储器中的指令，所述指令被处理器运行时，实现上述任一项所述的方法。
16.第四方面，本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序处理器执行时，实现上述任一项所述的方法
17.本发明实施例提供一种存储设备的测试方法、装置、电子设备及存储介质。其中，所述方法包括：将一组待测存储设备区分为第一集合和第二集合；所述第一集合包含所述一组待测存储设备中非异常的第一待测存储设备；所述第二集合包含所述一组待测存储设备中异常的第二待测存储设备；所述一组待测存储设备中的部分待测存储设备共享同一测试信号；为所述第一集合中的所述第一待测存储设备配置第一卷地址，以及为所述第二集合中的所述第二待测存储设备配置第二卷地址；向所述一组待测存储设备中的每一个待测存储设备发送选择命令，所述选择命令用于仅选择所述第一卷地址对应的第一集合；使所述第一集合中的所述第一待测存储设备执行预设测试步骤。本发明实施例提供的测试方法及装置，通过前一轮测试的测试结果，将待测试的存储设备分为两个不同集合(第一集合和第二集合)，并且为每一个集合中的待测存储设备配置不同的卷地址(第一卷地址和第二卷地址)，然后，基于选择命令选择第一卷地址对应的第一集合，并使该第一集合中的第一待测存储设备执行本轮的预先设置的测试项，不选择第二卷地址对应的第二集合，不选择就不测试，从而不对前一轮出现异常的第二待测存储设备再次执行测试，以此不影响其他未异常的存储设备的正常测试，进而节约测试时间，达到节省成本的目的。
附图说明
18.在不一定按比例绘制的附图中，相同的标号可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图以实例而非限制的方式一般性地说明了本文档中讨论的各种实施例。
19.图1为相关技术中老化测试板的结构示意图；
20.图2为相关技术中的老化测试量产系统的结构示意图；
21.图3为相关技术中的两种轮询方式；
22.图4为本发明实施例提供的存储设备的测试方法的流程示意图一；
23.图5为本发明实施例提供的存储设备的测试方法的流程示意图二；
24.图6a和图6b为本发明实施例提供的大容量的存储设备实例性结构示意图；
25.图7为本发明实施例提供的在bib板上单个dut(或称之为单个nand flash)上eni引脚和eno引脚的连接关系图；
26.图8为相关技术中基于该已有的老化测试量产系统典型的测试流(flow)的示意图；
27.图9为本发明实施例提供的存储设备的测试方法的测试flow的示意图；
28.图10为图3中采用就绪/忙状态的持续时间为轮询时间的轮询方式在dut2出现测试超时之后的cycle采用本发明实施例提供的测试方法测试的示意图；
29.图11为本发明实施例提供的一种存储设备的测试装置的结构示意图；
30.图12为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
31.以下参照附图更详细地描述本发明的各个实施例。可以通过不同地配置或布置本发明中的元件和特征以形成可作为任何所公开的实施例的变形的其它实施例。因此，本发明不限于在本文中阐述的实施例。相反，提供所描述的实施例以使得本发明是彻底和完整的，并且将本发明的范围充分传达给本发明所属技术领域的技术人员。应当注意的是，对“实施例”、“另一实施例”等的引用不一定表示仅一个实施例，并且对任何这样的短语的不同引用不一定针对相同的实施例。应当理解的是，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个具有相同或者相似名称的元件区分开。因此，在不脱离本发明的精神和范围的情况下，在一个实施例中的第一元件在另一实施例中也可以称为第二或三元件。
32.附图不一定按照比例绘制，并且在某些情况下，可以放大比例以清楚地示出实施例的特征。当元件称为连接或联接至另一个元件时，应该理解的是，前者可以直接连接或联接后者，或者可以经由二者之间的一个或多个中间元件电连接或电联接至后者。此外，还应当理解的是，当元件被称为在两元件“之间”时，该元件可以是两个元件之间唯一元件，或者也可以存在一个或多个中间元件。
33.在本文中所使用术语仅出于描述特定实施例的目的，并且不旨在限制本发明。如本文中所使用的单数形式旨在包括复数形式，除非上下文另外明确指出。除非另外说明或者从上下文可以清楚地理解为单数形式，否者在本发明和所附权利要求书中使用的冠词“一”和/或“一个”统称应该解释为表示“一个或多个”。应当进一步理解的是，本发明中使用的术语“包括”、“包括有”、“包含”和“包含有”指定存在所述元件并且不排除存在或附加一个或更多其它元件。本发明所使用的术语“和/或”包括一个或者多个相关联的所列项目的任意和所有组合。除非另外定义，否则本发明使用的包括技术和科学技术的所有术语具有与本发明所属领域的普通技术人员鉴于本发明而通常理解的相同含义。应当进一步理解的是，除非本发明明确定义，否则诸如在常用词典中定义的属于应解释为具有与其在本发明和相关技术的环境中的含义一致的含义，而不应以理想化或过于形式化的方式解释。
34.在以下描述中，阐述了许多具体细节以提供对本发明的透彻理解，可以在没有某些或者所有这些具体细节的情况下实践本发明。在其它情况下，没有详细描述公知的处理结构和/或处理，以免不必要地模糊本发明。还应当理解的是，在某些情况下，除非另外特别之处，否则对相关领域的技术人员显而易见的是，关于一个实施例描述的特征或元件可以被单独使用或者与另一实施例的其它特征或元件组合使用。在下文中，参考附图详细描述本发明的各个实施例。以下描述集中在细节上以促进对本发明的实施例的理解。可能省略了众所周知的技术细节，以免模糊本发明的特征和方面。
35.基于背景技术的描述，在对flash的测试中，往往会有老化测试，其中，所说的老化测试可以是指对存储设备(或存储器件，或存储芯片，也即前述dut)重复进行数据擦除(e，erase)、数据读取(r，read)和数据写入(或编程p，program)的过程(每一个擦除、读、写的测试过程称之为一个cycle)，以便观测随着时间的推移，存储设备性能的变化。其中，dut可以
是包含诸如nand等具有开方式nand闪存接口单元(onfi，open nand flash interface)的flash芯片。
36.当前用于老化测试的测试主机拥有的测试通道比较少，老化测试板上的多个dut需要共享这些测试通道，最终体现在共享测试信号。比如，如图1和图2所示的老化测试量产系统，该老化测试板可以同时测试16行*16列的dut，这些dut中的部分dut共享同一个测试信号。该老化测试量产系统包含一个主要控制器(site controller)，由该site controller控制着整个老化测试量产系统，也即管理着对前述256个dut的测试。
37.在这样的测试环境下，由于在对dut的擦除、读取、写入过程中，一般采用轮询(poling)的方式来判断擦除、读取、写入的操作有没有完成，因此在此种情况下，在一块老化板上，共享同一测试信号的待测存储设备(也即dut)中任一出现测试超时，其他待测存储设备需等待该超时的dut完成后才能执行下一个操作，这样测试时间会比较长，严重影响测试效率。其中，轮询的概念是：由中央处理单元(cpu，central processing unit)定时发出询问，依序询问每一个周边设备是否需要其服务，有即给予服务，服务结束再向下一个周边接着周而复始的服务，本发明实施例中，轮询所指的是重复进行数据擦除(e，erase)、数据读取(r，read)和数据写入(或编程p，program)的过程(每一个擦除、读、写的测试过程称之为一个cycle)，也即依序执行每一个cycle以及每一个cycle中的e、p、r操作。
38.下面以图3所示的两种poling方式进行详细说明，其中，图3中上面的轮询方式为按照固定轮询时间的轮询方式；图3中下面的轮询方式为按照以就绪/忙碌(ready/busy)状态的持续时间为轮询时间的轮询方式。在图3中，序号(1)表示的是：将数据写入存储单元之前，寻址、接受命令(command或cmd)将数据输入到缓存所需的时间；序号(2)表示的是：固定等待时间，也就是固定轮询时间，也即从写入命令开始等待固定轮询时间，然后在达到该固定轮询时间后，判断完成了写入，之后，执行下一操作；序号(3)表示的是：以就绪/忙碌(ready/busy)状态的持续时间的轮询时间的轮询方式将数据写入所需等待的时间；序号(4)表示的是：采用就绪/忙碌(ready/busy)状态的持续时间的轮询方式比采用固定等待时间的轮询方式所减少的等待时间。
39.需要说明的是，由于不同被测存储设备擦除所需时间和编程(写入)所需时间存在很大的差异性，因此，固定轮询时间会设置成被测dut中的最大值，而典型值一般只有最大值的一半，也就是说，采用就绪/忙碌(ready/busy)状态的持续时间的轮询方式比采用固定轮询时间的轮询方式所需的时间要少。
40.不论采用图3中哪种轮询方式，在一块老化板上，共享同一测试信号的待测存储设备中任一出现测试超时，其他待测存储设备需等待该超时的dut完成后才能执行下一个操作，这样测试时间会比较长，严重影响测试效率，比如图3中的dut2出现超时时，其他待测存储设备需等待该超时的dut完成后才能执行下一个操作，这样测试时间会比较长，严重影响测试效率。
41.而且，在前述的老话测试量产系统中，因为只有一个控制器，因此，在一块bib上，只要有一个dut出现测试超时，整块bib上其他所有dut均需等待该出现测试超时的dut超时结束后才能继续下一操作(可以为erase、read、program任一)，这样就导致整个测试时间就会非常的长。虽目前可以通过软件的方式，利用测试机系统内部的资源去切断出现测试超时的dut的测试信号，但随之而来的是测试时间的增加，因为测试信号可能是多个dut共享，
要实现切断出现测试超时的dut的测试信号而不影响其他dut的正常测试，此时，原先可以并行的测试信号需改为串行发送，以达到测试信号之间的软件隔离的目的，这样做测试时间会大大的增加，如此长的测试时间极大的增加了测试成本。
42.基于前述描述，目前面临的问题也就是，在对闪存老化测试时，会测试很多个cycle的e/p/r，由于多个dut共享同一测试信号，在某一个cycle中，某一dut因测试超时出现测试失败(fail)的话，在下一cycle中，测试信号还会向测试失败的dut发送，测试失败的dut会继续影响其他dut的测试时间，也就是说，在对flash进行老化测试时，dut fail往往出现在e/p/r的测试过程中。
43.针对上述问题，本发明实施例的基本构思是在后续的测试cycle中将fail的dut剔除，仅测试正常的dut，具体测试流程可以如图4所示。应该理解的是，在进行e/p/r的测试，需要进行连接测试，以保证硬件连接能够正常工作。
44.如何剔除fail的dut。在一些实施例中，可以通过特殊的bib设计，物理屏蔽出现测试超时的dut的输入、输出控制信号，比如，物理屏蔽测试超时的dut的芯片使能(ce，chip enable)信号、就绪/忙(r/b，ready/busy)等等。这种方式需要硬件的改造，成本可能会增加。
45.本发明实施例还提供一种基于onfi标准的测试方法，不需要进行硬件的改造，也可以将出现fail的dut剔除，仅保留正常的dut进行后续的老化测试。
46.具体的，下面结合附图及具体实施例对本发明作进一步详细的说明。
47.图5为本发明实施例提供的一种存储设备的测试方法的流程示意图。如图5所示，所述测试方法具体可以包括：
48.s501：将一组待测存储设备区分为第一集合和第二集合；所述第一集合包含所述一组待测存储设备中非异常的第一待测存储设备；所述第二集合包含所述一组待测存储设备中异常的第二待测存储设备；所述一组待测存储设备中的部分待测存储设备共享同一测试信号；
49.s502：为所述第一集合中的所述第一待测存储设备配置第一卷地址，以及为所述第二集合中的所述第二待测存储设备配置第二卷地址；
50.s503：向所述一组待测存储设备中的每一个待测存储设备发送选择命令；所述选择命令用于仅选择所述第一卷地址对应的第一集合；
51.s504：使所述第一集合中的所述第一待测存储设备执行预设测试步骤。
52.本发明实施例提供的测试方法的基本构思可以概括为：在对一组待测存储设备进行老化测试时，将该一组待测存储设备区分为包含未异常的第一待测存储设备的第一集合和包含异常的第二待测存储设备的第二集合，然后为第一集合中的第一待测存储设备配置具有第一卷地址(volume address)及为第二集合中的第二待测存储设备配置具有第二卷地址，向该一组待测存储设备发送选择命令(本轮的选择命令)，在该选择命令下，仅有每一个具有第一卷地址的所述第一待测存储设备被选择，并且使该第一集合中的所述第一待测存储设备能够执行预设测试步骤，而每一个具有第二卷地址的所述第二待测存储设备不被选择，也不用执行所述预设测试步骤。这样处理，可以将异常的第二待测存储设备剔除，仅测试未异常的第一待测存储设备，以不影响未异常的第一待测存储设备正常的老化测试。
53.这里所说的所述一组待测存储设备中的待测存储设备共享同一测试信号可以是
指这一组待测存储设备中有部分待测存储设备共享同一测试信号，比如，前述图1中所示老化测试板，其可以同时测试16行*16列的dut，而这个老化测试板的测试通道比较少，这些dut不可避免的需要共享测试信号，也就是，这些dut中的会有一部分的dut共享同一个测试信号，另一部分dut共享其他另一测试信号，依次类推。
54.在一些实施例中，所述异常可以为测试超时。
55.在一些实施例中，共享同一的所述测试信号可以为以下至少之一：芯片使能(ce，chip enable)信号、写使能(we，write enable)信号、读使能(re，read enable)信号、指令锁存使能(cle，command latch enable)信号、地址锁存使能(ale，addresss latch enable)信号以及就绪/忙碌(r/b，ready/busy)信号等等。
56.需要说明的是，所说的待测存储设备即为前述的dut。该测试方法可以应用到如图4中的e/p/r的测试中非首轮测试的至少之一，因为这里提供的测试方式采用的是前一轮测试的测试结果指导本轮测试的思想，具体原因在后续描述。这里描述的轮也就是前述描述的cycle。所说的预设测试步骤可以是原来测试项中的测试步骤。也就是说，本发明实施例仅是将出现异常的dut剔除，其他的测试项还可以跟原先一样不做改变。
57.在一些实施例中，所述将一组待测存储设备区分为第一集合和第二集合，可以包括：
58.获取前一轮测试中对所述每一个待测存储设备的测试结果；所述测试结果用于指明所述每一个待测存储设备在所述前一轮测试中是否出现异常；
59.基于所述每一个待测存储设备的所述测试结果将所述一组待测存储设备区分为第一集合和第二集合；
60.其中，所述第一集合包含的所述第一待测存储设备为所述一组待测存储设备中在所述前一轮测试中未出现异常的待测存储设备；所述第二集合包含的所述第二待测存储设备为所述一组待测存储设备中在所述前一轮测试中出现异常的待测存储设备。
61.这里，所述前一轮测试可以是指与所述本轮测试相邻前一测试cycle。
62.应该理解的是，在所述异常为测试超时时，所述获取前一轮测试中对所述一组待测存储设备中每一个待测存储设备的测试结果可以是测试系统的site controller依据是否在预设时间内接收待测存储设备响应于测试命令的反馈信息确定，其中，测试命令由site controller向待测存储设备发送。所述预设时间可以依据经验值进行设置。在一些实施例中，在所述预设时间内未接收到待测存储设备的反馈信息，所述测试结果即为该待测存储设备在前一轮测试中出现了测试超时；在所述预设时间内接收到待测存储设备的反馈信息，所述测试结果即为该待测存储设备在前一轮测试中未出现测试超时。
63.此时，将前一轮测试中未出现测试超时的dut称之为第一待测存储设备，将所有第一待测存储设备组成第一集合；将前一轮测试中出现测试超时的dut称之为第二待测存储设备，将所有第二待测存储设备组成第二集合。
64.在此之后，在一些实施例中，所述为所述第一集合中的所述第一待测存储设备配置第一卷地址，以及为所述第二集合中的所述第二待测存储设备配置第二卷地址，可以包括：
65.利用所述onfi标准中的配置机制逐行的为所述第一集合中的所述第一待测存储设备配置具有所述第一卷地址；以及利用所述onfi标准中的所述配置机制逐行的为所述第
二集合中的所述第二待测存储设备配置具有所述第二卷地址；
66.或，利用所述onfi标准中的所述配置机制逐列的为所述第一集合中的所述第一待测存储设备配置具有所述第一卷地址；以及利用所述onfi标准中的所述配置机制逐列的为所述第二集合中的所述第二待测存储设备配置具有所述第二卷地址。
67.应该理解的是，在nand flash芯片的接口单元采用onfi标准时，如图6a和6b所示，共享同一个cen信号所选择的一个或者多个die称之为一个target，比如，nand0、nand1、nand2、nand3；每一个target可以包含一个卷(volume)，其被配置一个卷地址(volume address)。在实际使用过程中，一个大容量的存储设备可以包含有一个或多个nand flash芯片，每一个nand flash芯片可以包括一个die或多个die。在onfi标准中，与存储设备耦合的主机可以通过卷选择命令(volume select command)寻址一个指定的卷(volume)。需要说明的是，如图6a和6b所示，在一个存储设备中，有时多个nand flash芯片共享一个接收外部命令的引脚，此时，nand flash芯片能否接收主机发送的命令，由nand flash芯片上的eni引脚的电平状态和ce_n信号状态决定，仅有连接的ce_n引脚的信号状态有效，且芯片上的eni引脚上的电平状态是有效的情况下，该nand flash芯片才能够接收主机发送的volume configuration命令，命令中携带的volume address即被选中的芯片的卷地址；一旦被配置了卷地址，芯片输出eno会变成有效，使得其基连的芯片可以接收下一个volume configuration命令；在配置了volume地址之后，要想使一个nand flash芯片正常的接收并执行bit测试命令，需要在每次ce_n有效后，先通过volume select command选择该nand flash，再发送bit命令进行测试。
68.举例来说，在本发明实施例提供的测试方法中，如图7所示，其示出在bib板上单个dut(或称之为单个nand flash)上eni引脚和eno引脚的连接关系图。依据图7所示，nand flash中的nand die2的eni引脚上的电平在nand封装内部上拉，也即其电平状态为高(是有效状态)，而且测试通道传输的ce2也是有效的，此时，site controller发送的volume configuration command、volume select command等命令时，nand die2是能够接收到的。
69.这里的配置机制可以是指onfi标准中的卷配置(volume configuration)机制能够给前述nand flash配置卷地址。前述的第一卷地址和第二卷地址是两个不同的卷地址，也就是，前一轮测试中未出现超时的dut被设置为具有第一卷地址；前一轮测试中出现超时的dut被设置为具有第二卷地址，以便后续利用volume select command选择具有第一卷地址的dut执行后续的老化测试。
70.应该理解的是，第一集合中的第一待测存储设备可能分布在不同行、不同列，那么，在为第一集合中的每一个第一待测存储设备配置第一卷地址时，需要逐行或逐列的进行配置。同理，对第二集合中的第二待测存储设备配置。
71.需要说明的是，在为第一集合中的第一待测存储设备以及为第二集合中的第二待测存储设备配置卷地址时，由于第一集合中的第一待测存储设备与第二集合中的第二待测存储设备可能在测试板中的不同行或不同列，也即测试板中的dut的状态可能不同，在发送volume configuration命令时，需要使用到测试主机的磁盘选择功能(dsel)区分测试板中不同行的dut，也需要使用到测试主机的data per dut的功能同时设置同一行中不同dut状态的volume address。
72.基于onfi标准，在一些实施例中，在所述将一组待测存储设备区分为第一集合和
第二集合之前，所述方法还可以包括：
73.激活所述每一个待测存储设备的配置及选择机制，其中，所述配置及选择机制为开放式nand闪存接口单元onfi标准中的特定功能。
74.这里所说的配置及选择机制可以是指卷配置机制和卷选择机制，其中，卷配置机制即为前述的为nand flash配置卷地址的功能；卷选择机制即为前述的利用volume select command寻址一个指定的卷(volume)的功能。
75.在实际应用过程中，所述激活所述每一个待测存储设备的配置及选择机制，可以包括：
76.上电后，向所述每一个待测存储设备先发送读取状态命令，再对所述每一个待测存储设备进行复位，以激活所述所述每一个待测存储设备的配置及选择机制。
77.需要说明的是，读取状态(read status)命令为onfi标准命令集中的一个命令，用于获取前一操作的操作结果状态。这里所说的复位是指onfi标准命令集的reset(0xff)命令。具体来说就是，通过向所述一组待测存储设备中每一个待测存储设备发送读取状态命令，对所述一组待测存储设备中每一个待测存储设备进行复位(reset)这两个步骤，以激活每一个待测存储设备中的配置及选择机制。需要说明的是，这里发送read status命令的目的不是读取状态，而是配合复位(reset)以激活每一个待测存储设备中的配置及选择机制。
78.在一些实施例中，在所述向所述一组待测存储设备中的每一个待测存储设备发送选择命令之前，所述方法还包括：
79.重新选中所述一组待测存储设备中的所述每一个待测存储设备。
80.需要说明的是，这里重新选中所述一组待测存储设备中的所述每一个待测存储设备可以通过将每一个ce信号的电平拉高后，再重新将ce信号的电平拉低，以选中所述一组待测存储设备中的每一个待测存储设备。
81.在一些实施例中，所述方法还可以包括：
82.判断本轮测试是否为最后一轮测试；基于判断结果确定是否结束测试。
83.在一些实施例中，所述方法还可以包括：
84.在所述判断结果为所述本轮测试是最后一轮测试时，结束测试；
85.在所述判断结果为所述本轮测试非最后一轮测试时，继续将所述第一集合中的所述第一待测存储设备进行区分为不同集合，并对不同集合中的待测存储设备直到以下情况之一结束测试：所述判断结果为所述本轮测试是最后一轮测试；所述第一集合为空集。
86.这里所表达的是，对于如图4中的e/p/r的循环测试，结束测试的条件，一个是达到最大的测试循环，也即到达最后一轮测试；还可以是当第一集合为空集，也即所有dut均出现了异常，此时也不需要对该bib上的dut再进行测试了，因为都不合格。
87.为了理解本发明的测试方式，以下举例说明，测试环境可以如下：前述已有的老化测试量产系统。基于该已有的老化测试量产系统典型的测试流(flow)可以如图8所示。基于前述描述，dut fail往往出现在e/p/r cycle的测试过程中。传统的e/p/r cycle典型步骤可以包括：上电(poweron)、复位(reset)、擦除block，prog(编程)各page(页)，read(读)各page。
88.采用本发明实施例提供的测试方法，其测试flow中e/p/r cycle的步骤可以如图9所示，具体可以包括：
89.第一步，power on；
90.第二步，发送read status命令；
91.第三步，reset。
92.需要说明的是，第二步和第三步用于激活dut中的配置及选择机制。
93.第四步，volume configuration，逐行配置dut的volume address，具体的，第一集合中的第一待测存储设备的volume address配置为x；第二集合中的第二待测存储设备的volume address配置为y。
94.第五步，将ce拉高后重新拉低，以选中测试板上的所有dut.
95.第六步，发送volume select command，选择volume address为x的dut后仍然按照图8中的测试项中的步骤执行测试。
96.需要说明的是，这里整体描述了测试的流程，具体实现原理前述已经详细描述，在此不再赘述。
97.本发明实施例提供的存储设备的测试方法，通过前一轮测试的测试结果，将待测试的存储设备分为两个不同集合(第一集合和第二集合)，并且为每一个集合中的待测存储设备配置不同的卷地址(第一卷地址和第二卷地址)，然后，基于选择命令选择第一卷地址对应的第一集合，并对该第一集合中的第一待测存储设备执行本轮的预先设置的测试项，不选择第二卷地址对应的第二集合，不选择就不测试，从而不对前一轮出现异常的第二待测存储设备再次执行测试，以此不影响其他未异常的存储设备的正常测试，进而节约测试时间，达到节省成本的目的。如图10所示，其示出为图3中采用就绪/忙状态的持续时间为轮询时间的轮询方式在dut2出现测试超时之后的cycle采用本发明实施例提供的测试方法测试的示意图。在图3中，dut2因出现测试超时，导致轮询时间会比较长，在后续cycle中的测试时间也会长。之后，在采用本发明实施例提供的测试方法后，如图10所示，dut2不会执行发给第一卷地址的测试命令，因而不会导致命令超时。
98.基于同样的发明的构思，如图11所示，其示出本发明实施例提供的一种存储设备的测试装置结构示意图。在图11中，所述装置110包括：区分模块1101、配置模块1102、发送模块1103和执行模块1104，其中；
99.所述区分模块1101，用于将一组待测存储设备区分为第一集合和第二集合；所述第一集合包含所述一组待测存储设备中非异常的第一待测存储设备；所述第二集合包含所述一组待测存储设备中异常的第二待测存储设备；所述一组待测存储设备中的部分待测存储设备共享同一测试信号；
100.所述配置模块1102，用于为所述第一集合中的所述第一待测存储设备配置第一卷地址，以及为所述第二集合中的所述第二待测存储设备配置第二卷地址；
101.所述发送模块1103，用于向所述一组待测存储设备中的每一个待测存储设备发送选择命令，所述选择命令选择所述第一卷地址的第一集合；
102.所述执行模块1104，用于使所述第一集合中的所述第一待测存储设备执行预设测试步骤。
103.在一些实施例中，所述装置110还包括激活模块，所述激活模块，用于激活所述每一个待测存储设备的配置及选择机制，其中，所述配置及选择机制为开放式nand闪存接口单元onfi标准中的特定功能。
104.在一些实施例中，所述激活模块，具体用于：向所述每一个待测存储设备发送读取状态命令，对所述每一个待测存储设备进行复位，以激活所述所述每一个待测存储设备的配置及选择机制。
105.在一些实施例中，所述区分模块，具体用于：获取前一轮测试中对所述每一个待测存储设备的测试结果；所述测试结果用于指明所述每一个待测存储设备在所述前一轮测试中是否出现异常；基于所述每一个待测存储设备的所述测试结果将所述一组待测存储设备区分为第一集合和第二集合；其中，所述第一集合包含的所述第一待测存储设备为所述一组待测存储设备中在所述前一轮测试中未出现异常的待测存储设备；所述第二集合包含的所述第二待测存储设备为所述一组待测存储设备中在所述前一轮测试中出现异常的待测存储设备。
106.在一些实施例中，所述配置模块，具体用于：利用所述onfi标准中的配置机制逐行的为所述第一集合中的所述第一待测存储设备配置具有所述第一卷地址；以及利用所述onfi标准中的所述配置机制逐行的为所述第二集合中的所述第二待测存储设备配置具有所述第二卷地址；
107.或，利用所述onfi标准中的所述配置机制逐列的为所述第一集合中的所述第一待测存储设备配置具有所述第一卷地址；以及利用所述onfi标准中的所述配置机制逐列的为所述第二集合中的所述第二待测存储设备配置具有所述第二卷地址。
108.在一些实施例中，所述装置还包括重新设置模块，所述重新设置模块，用于重新选中所述一组待测存储设备中的所述每一个待测存储设备。
109.在一些实施例中，所述装置还包括判断模块和确定模块，其中；
110.所述判断模块，用于判断本轮测试是否为最后一轮测试；
111.所述确定模块，用于基于判断结果确定是否结束测试。
112.在一些实施例中，所述确定模块，具体用于：在所述判断结果为所述本轮测试是最后一轮测试时，结束测试；在所述判断结果为所述本轮测试非最后一轮测试时，继续将所述第一集合中的所述第一待测存储设备进行区分为不同集合，并对不同集合中的待测存储设备，直到以下情况之一结束测试：所述判断结果为所述本轮测试是最后一轮测试；所述第一集合为空集。
113.在一些实施例中，所述异常为测试超时。
114.需要说明的是，本发明实施例提供的测试装置与前述的本发明实施例提供的测试方法属于同一发明构思，此处所出现的词语的含义在前述已经详细说明，在此不再赘述。
115.本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序处理器被处理器执行时实现上述方法实施例的步骤，而前述的存储介质包括：移动存储设备、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
116.本发明实施例还提供一种电子设备，所述电子设备包括：处理器和用于存储能够在处理器上运行的计算机程序的存储器，其中，所述处理器用于运行所述计算机程序时，执行存储在存储器中的上述方法实施例的步骤。
117.图12为本发明实施例提供的电子设备的一种硬件结构示意图，该电子设备120包括：至少一个处理器1201、存储器1202，可选的，电子设备120还可进一步包括至少一个通信
接口1203，电子设备120中的各个组件通过总线系统1204耦合在一起，可理解，总线系统1204用于实现这些组件之间的连接通信。总线系统1204除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图12中将各种总线都标为总线系统1204。
118.可以理解，存储器1202可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(rom，read only memory)、可编程只读存储器(prom，programmable read-only memory)、可擦除可编程只读存储器(eprom，erasable programmable read-only memory)、电可擦除可编程只读存储器(eeprom，electrically erasable programmable read-only memory)、磁性随机存取存储器(fram，ferromagnetic random access memory)、快闪存储器(flash memory)、磁表面存储器、光盘、或只读光盘(cd-rom，compact disc read-only memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(ram，random access memory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(sram，static random access memory)、同步静态随机存取存储器(ssram，synchronous static random access memory)、动态随机存取存储器(dram，dynamic random access memory)、同步动态随机存取存储器(sdram，synchronous dynamic random access memory)、双倍数据速率同步动态随机存取存储器(ddrsdram，double data rate synchronous dynamic random access memory)、增强型同步动态随机存取存储器(esdram，enhanced synchronous dynamic random access memory)、同步连接动态随机存取存储器(sldram，sync link dynamic random access memory)、直接内存总线随机存取存储器(drram，direct rambus random access memory)。本发明实施例描述的存储器1202旨在包括但不限于这些和任意其它适合类型的存储器。
119.本发明实施例中的存储器1202用于存储各种类型的数据以支持电子设备120的操作。这些数据的示例包括：用于在电子设备120上操作的任何计算机程序，如为所述第一集合中的所述第一待测存储设备配置第一卷地址，以及为所述第二集合中的所述第二待测存储设备配置第二卷地址的实现等，实现本发明实施例方法的程序可以包含在存储器1202中。
120.上述本发明实施例揭示的方法可以应用于处理器1201中，或者由处理器1201实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(dsp，digital signal processor)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本发明实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成前述方法的步骤。
121.在示例性实施例中，电子设备120可以被一个或多个应用专用集成电路(asic，application specific integrated circuit)、dsp、可编程逻辑器件(pld，programmable logic device)、复杂可编程逻辑器件(cpld，complex programmable logic device)、现场
可编程门阵列(fpga，field-programmable gate array)、通用处理器、控制器、微控制器(mcu，micro controller unit)、微处理器(microprocessor)、或其他电子元件实现，用于执行上述方法。
122.在本发明所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
123.以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。