存储器设备和操作该存储器设备的方法与流程

存储器设备和操作该存储器设备的方法
1.相关申请的交叉引用
2.本技术要求于2020年12月10日提交的韩国专利申请号10-2020-0172420的优先权，该申请通过整体引用并入本文。
技术领域
3.本公开涉及电子设备，并且更具体地，涉及存储器设备和操作该存储器设备的方法。


背景技术：

4.存储设备是在诸如计算机或智能电话的主机设备的控制下存储数据的设备。存储设备可以包括在其中存储数据的存储器设备、和控制该存储器设备的存储器控制器。存储器设备被分为易失性存储器设备和非易失性存储器设备。
5.易失性存储器设备是仅在功率被供应时存储数据、并且在功率供应被切断时丢失被存储的数据的设备。易失性存储器设备包括静态随机存取存储器(sram)、动态随机存取存储器(dram)等。
6.非易失性存储器设备是即使功率被切断也不丢失数据的设备。非易失性存储器设备包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除和可编程rom(eeprom)、闪存存储器等。


技术实现要素：

7.本公开的实施例提供了具有改进的编程验证性能的存储器设备、和操作该存储器设备的方法。
8.根据本公开的一个实施例，一种存储器设备可以包括多个存储器单元、外围电路和控制逻辑。外围电路可以对多个存储器单元执行编程操作，并且可以执行编程验证操作，编程验证操作对应于在编程操作中编程的多个编程状态，每个编程验证操作包括至少一个验证循环。控制逻辑可以控制外围电路以执行验证脉冲施加操作，并且在目标验证循环计数超过对应于目标编程状态的基准计数时，可以控制外围电路以执行附加验证脉冲施加操作，目标验证循环计数是在与多个编程状态之中的目标编程状态对应的编程验证操作中执行的验证循环的数目，并且控制逻辑可以基于验证脉冲施加操作的结果和附加验证脉冲施加操作的结果，来确定对应于目标编程状态的编程验证操作是否失败。在附加验证脉冲施加操作中，比验证脉冲施加操作的验证电压高的验证电压被施加到存储器单元。
9.根据本公开的一个实施例，一种操作存储器设备的方法可以包括：对多个存储器单元执行编程操作；以及执行编程验证操作，编程验证操作对应于在编程操作中编程的多个编程状态，每个编程验证操作包括至少一个验证循环。执行与多个编程状态之中的目标编程状态对应的编程验证操作包括：执行验证脉冲施加操作；以及在目标验证循环计数超过对应于目标编程状态的基准计数时，执行附加验证脉冲施加操作，在附加验证脉冲施加
操作中，比验证脉冲施加操作的验证电压高的验证电压被施加到存储器单元，目标验证循环计数是在对应于目标编程状态的编程验证操作中执行的验证循环的数目。
10.根据本公开的一个实施例，一种操作存储器设备的方法可以包括：对存储器单元执行预定数目的编程循环；以及在尽管进行了预定数目的编程循环，存储器单元却未被编程为目标编程状态时，对存储器单元执行一个或多个附加编程循环。编程循环中的每个编程循环包括编程电压施加步骤和编程验证步骤。在预定数目的编程循环期间，基于基准与存储器单元之中的、具有低于较低验证电压的阈值电压的存储器单元的数目之间的第一比较，来执行编程验证步骤。在附加编程循环期间，基于该第一比较，并且基于该基准与存储器单元之中的、具有高于较高验证电压的阈值电压的存储器单元的数目之间的第二比较，来执行编程验证步骤，并且其中将存储器单元编程为目标编程状态的失败依赖于该第二比较。
11.根据本技术，提供了具有改进的编程验证性能的存储器设备、和操作该存储器设备的方法。
附图说明
12.图1是图示根据本公开的一个实施例的存储设备的图。
13.图2是图示根据本公开的一个实施例的图1的存储器设备的结构的图。
14.图3是图示根据本公开的一个实施例的图2的存储器单元阵列的图。
15.图4是图示根据本公开的一个实施例的编程操作的图。
16.图5是图示根据本公开的一个实施例的存储器单元的阈值电压分布的图。
17.图6是图示根据本公开的一个实施例的编程验证操作的通过和失败的图。
18.图7是图示根据本公开的一个实施例的图1的编程验证表存储装置的图。
19.图8是图示根据本公开的一个实施例的编程操作的通过/失败的流程图。
20.图9是图示根据本公开的一个实施例的验证循环的图。
21.图10是图示根据本公开的一个实施例的图9的编程验证操作的流程图。
22.图11是图示根据本公开的一个实施例的验证循环的图。
23.图12是图示根据本公开的一个实施例的图11的编程验证操作的流程图。
具体实施方式
24.根据本说明书中公开的概念的实施例的具体结构或功能描述仅被说明以描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式来被实施，并且描述不限于本说明书中描述的实施例。
25.图1是图示根据本公开的一个实施例的存储设备的图。
26.参考图1，存储设备50可以包括存储器设备100和控制存储器设备的操作的存储器控制器200。存储设备50是在主机的控制下存储数据的设备，该主机诸如为蜂窝电话、智能手机、mp3播放器、膝上型计算机、台式计算机、游戏机、tv、平板电脑pc或车载信息娱乐系统。
27.根据作为与主机的通信方法的主机接口，存储设备50可以被制造为各种类型的存储设备中的一种类型。例如，存储设备50可以被配置为各种类型的存储设备中的任何类型，
诸如ssd、(mmc、emmc、rs-mmc和微型mmc的形式的)多媒体卡、(sd、迷你sd和微型sd的形式的)安全数字卡、通用串行总线(usb)存储设备、通用闪存存储(ufs)设备、个人计算机存储器卡国际协会(pcmcia)卡类型存储设备、外围组件互连(pci)卡类型存储设备、pci快速(pci-e)卡类型存储设备、紧凑型闪存(cf)卡、智能媒体卡和记忆棒。
28.存储设备50可以被制造为各种类型的封装中的任何类型。例如，存储设备50可以被制造为各种类型的封装类型中的任何类型，诸如封装上封装(pop)、系统级封装(sip)、芯片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶片级制作封装(wfp)和晶片级堆叠封装(wsp)。
29.存储器设备100可以存储数据。存储器设备100在存储器控制器200的控制下操作。存储器设备100可以包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。
30.存储器单元中的每个存储器单元可以被配置为：存储一个数据位的单级单元(slc)、存储两个数据位的多级单元(mlc)、存储三个数据位的三级单元(tlc)、或存储四个数据位的四级单元(qlc)。
31.存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施例中，页可以是用于在存储器设备100中存储数据或读取存储在存储器设备100中的数据的单位。
32.存储器块可以是用于擦除数据的单位。在一个实施例中，存储器设备100可以是双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪存存储器、垂直nand闪存存储器、nor闪存存储器、电阻随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移扭矩随机存取存储器(stt-ram)等。在本说明书中，为了描述方便，存储器设备100是nand闪存存储器。
33.存储器设备100被配置成：从存储器控制器200接收命令和地址，并且访问存储器单元阵列的由地址选择的区域。即，存储器设备100可以对由地址选择的区域执行由命令指示的操作。例如，存储器设备100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器设备100可以将数据编程到由地址选择的区域。在读取操作期间，存储器设备100可以从由地址选择的区域读取数据。在擦除操作期间，存储器设备100可以擦除存储在由地址选择的区域中的数据。
34.在一个实施例中，存储器设备100可以执行将多个存储器单元编程为多个编程状态之中的对应编程状态的编程操作。存储器设备100可以执行分别对应于多个编程状态的编程验证操作。
35.存储器设备100可以基于分别对应于多个编程状态的编程验证操作的结果，来确定编程操作是否失败。在分别对应于多个编程状态的所有编程验证操作都通过时，存储器设备100可以确定编程操作通过。在分别对应于多个编程状态的编程验证操作中的至少一个编程验证操作失败时，存储器设备100可以确定编程操作失败。
36.在一个实施例中，编程验证操作中的每个编程验证操作可以包括至少一个验证循环。在该至少一个验证循环中，存储器设备100可以执行以下中的至少一者：向连接到多个
存储器单元的字线施加验证电压的验证脉冲施加操作、和向该字线施加附加验证电压的附加验证脉冲施加操作。
37.在一个实施例中，在目标验证循环计数小于或等于对应于目标编程状态的基准计数时，存储器设备100可以在验证循环中执行验证脉冲施加操作。目标验证循环计数可以是在对应于目标编程状态的编程验证操作中执行的验证循环的数目。基准计数可以是要在编程验证操作中执行的验证循环的最大数目。在目标验证循环计数大于对应于目标编程状态的基准计数时，存储器设备100可以在验证循环中执行验证脉冲施加操作和附加验证脉冲施加操作。
38.在一个实施例中，在附加验证脉冲施加操作中施加的验证电压可以高于在验证脉冲施加操作中施加的验证电压。例如，在验证脉冲施加操作中施加的验证电压可以是对应于目标编程状态的阈值电压分布中的最小电压。在附加验证脉冲施加操作中施加的验证电压可以是对应于目标编程状态的阈值电压分布中的最大电压。
39.存储器设备100可以基于验证脉冲施加操作和附加验证脉冲施加操作的结果，来确定与目标编程状态对应的编程验证操作是否失败。在验证脉冲施加操作或附加验证脉冲施加操作失败时，存储器设备100可以确定与目标编程状态对应的编程验证操作失败。在验证脉冲施加操作和附加验证脉冲施加操作两者都通过时，存储器设备100可以确定与目标编程状态对应的编程验证操作通过。
40.存储器设备100可以基于将被编程为目标编程状态的存储器单元之中的、具有低于在验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目与基准允许位数目进行比较的结果，来确定验证脉冲施加操作是否失败。基准允许位数目可以是可以进行错误校正的最大位数目。
41.存储器设备100可以基于将被编程为目标编程状态的存储器单元之中的、具有高于在附加验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目与基准允许位数目进行比较的结果，来确定附加验证脉冲施加操作是否失败。
42.存储器控制器200控制存储设备50的整体操作。
43.在向存储设备50施加功率时，存储器控制器200可以执行固件fw。在存储器设备100是闪存存储器设备时，存储器控制器200可以操作诸如闪存转换层(ftl)的固件，以用于控制主机与存储器设备100之间的通信。
44.在一个实施例中，存储器控制器200可以从主机接收数据和逻辑块地址(lba)，并且将lba转换为物理块地址(pba)，该物理块地址指示存储器设备100中包括的数据要被存储在其中的存储器单元的地址。
45.存储器控制器200可以响应于来自主机的请求，控制存储器设备100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器设备100提供写入命令、pba和数据。在读取操作期间，存储器控制器200可以向存储器设备100提供读取命令和pba。在擦除操作期间，存储器控制器200可以向存储器设备100提供擦除命令和pba。
46.在一个实施例中，存储器控制器200可以生成命令、地址和数据，并且将命令、地址和数据传输给存储器设备100，而不管来自主机的请求。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据，以执行后台操作，该后台操作诸如为用于损耗均衡的编程操作和用于垃圾收集的编程操作。
47.在一个实施例中，存储器控制器200可以控制至少两个存储器设备100。在这种情况下，存储器控制器200可以根据交织方法控制存储器设备100，以改进操作性能。交织方法可以是用于使至少两个存储器设备100的操作时段重叠的操作方法。
48.主机可以使用各种通信方法中的至少一种与存储设备50通信，该各种通信方法诸如为通用串行总线(usb)、串行at附件(sata)、串行附接scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、pci快速(pcie)、非易失性存储器快速(nvme)、通用闪存存储(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、寄存式dimm(rdimm)和减载dimm(lrdimm)。
49.图2是图示根据本公开的一个实施例的图1的存储器设备的结构的图。
50.参考图2，存储器设备100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
51.存储器单元阵列110包括多个存储器块blkl至blkz。多个存储器块blk1至blkz通过行线rl连接到地址解码器121。多个存储器块blk1至blkz通过位线bl1至blm连接到读取和写入电路123。多个存储器块blk1至blkz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元是非易失性存储器单元。多个存储器单元之中的连接到相同字线的存储器单元被定义为一个物理页。即，存储器单元阵列110由多个物理页来配置。根据本公开的一个实施例，存储器单元阵列110中包括的多个存储器块blk1至blkz中的每个存储器块可以包括多个虚设单元。虚设单元中的至少一个虚设单元可以串联连接在漏极选择晶体管与存储器单元之间、以及在源极选择晶体管与存储器单元之间。
52.存储器设备100的存储器单元中的每个存储器单元可以被配置为存储一个数据位的slc、存储两个数据位的mlc、存储三个数据位的tlc或存储四个数据位的qlc。
53.外围电路120可以包括地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。
54.外围电路120驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
55.地址解码器121通过行线rl连接到存储器单元阵列110。行线rl可以包括漏极选择线、字线、源极选择线和共用源极线。根据本公开的一个实施例，字线可以包括正常字线和虚设字线。根据本公开的一个实施例，行线rl还可以包括管道选择线。
56.地址解码器121被配置成响应于控制逻辑130的控制而操作。地址解码器121从控制逻辑130接收地址addr。
57.地址解码器121被配置成对所接收的地址addr的块地址进行解码。地址解码器121根据解码的块地址，来选择存储器块blk1至blkz之中的至少一个存储器块。地址解码器121被配置成对所接收的地址addr的行地址进行解码。地址解码器121可以根据解码的行地址，在被选择的存储器块的字线之中选择至少一个字线。地址解码器121可以将从电压生成器122供应的操作电压vop施加到被选择的字线。
58.在编程操作期间，地址解码器121可以将编程电压施加到被选择的字线，并且将通过电压施加到未被选择的字线，通过电压的电平小于编程电压的电平。在编程验证操作期间，地址解码器121可以将验证电压施加到被选择的字线，并且将验证通过电压施加到未被选择的字线，验证通过电压的电平大于验证电压的电平。
59.在读取操作期间，地址解码器121可以将读取电压施加到被选择的字线，并且将读取通过电压施加到未被选择的字线，读取通过电压的电平大于读取电压的电平。
60.根据本公开的一个实施例，以存储器块为单位执行存储器设备100的擦除操作。在擦除操作期间输入给存储器设备100的地址addr包括块地址。地址解码器121可以对块地址进行解码，并且根据解码的块地址，选择至少一个存储器块。在擦除操作期间，地址解码器121可以向输入到被选择的存储器块的字线施加接地电压。
61.根据本公开的一个实施例，地址解码器121可以被配置成对所传送的地址addr的列地址进行解码。解码的列地址可以被传送给读取和写入电路123。作为一个示例，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
62.电压生成器122被配置成通过使用被供应给存储器设备100的外部功率电压，来生成多个操作电压vop。电压生成器122响应于控制逻辑130的控制而操作。
63.在一个实施例中，电压生成器122可以通过调节外部功率电压来生成内部功率电压。由电压生成器122生成的内部功率电压被用作存储器设备100的操作电压。
64.在一个实施例中，电压生成器122可以使用外部功率电压或内部功率电压来生成多个操作电压vop。电压生成器122可以被配置成生成存储器设备100所需的各种电压。例如，电压生成器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压、以及多个未选择读取电压。
65.为了生成具有各种电压电平的多个操作电压vop，电压生成器122可以包括接收内部电压的多个泵浦电容器，并且响应于控制逻辑130来选择性地激活多个泵浦电容器，以生成多个操作电压vop。
66.多个生成的操作电压vop可以通过地址解码器121被供应给存储器单元阵列110。
67.读取和写入电路123包括第一页缓冲器pb1至第m页缓冲器pbm。第一页缓冲器pb1至第m页缓冲器pbm分别通过第一位线bl1至第m位线blm连接到存储器单元阵列110。第一页缓冲器pb1至第m页缓冲器pbm响应于控制逻辑130的控制而操作。
68.第一页缓冲器pb1至第m页缓冲器pbm与数据输入/输出电路124传达数据data。在编程时，第一页缓冲器pb1至第m页缓冲器pbm通过数据输入/输出电路124和数据线dl，来接收要被存储的数据data。
69.在编程操作期间，在编程电压被施加到被选择的字线时，第一页缓冲器pb1至第m页缓冲器pbm可以通过位线bl1至blm，将要被存储的数据data(即通过数据输入/输出电路124接收的数据data)传送给被选择的存储器单元。被选择的页的存储器单元根据所传送的数据data而被编程。与向其施加编程允许电压(例如，接地电压)的位线连接的存储器单元可以具有增加的阈值电压。与向其施加编程禁止电压(例如，功率电压)的位线连接的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一页缓冲器pb1至第m页缓冲器pbm通过位线bl1至blm，从被选择的存储器单元读取被存储在存储器单元中的数据data。
70.在读取操作期间，读取和写入电路123可以通过位线bl1至blm从被选择的页的存储器单元读取数据data，并且将读取的数据data存储在第一页缓冲器pb1至第m页缓冲器pbm中。
71.在擦除操作期间，读取和写入电路123可以使位线bl1至blm浮置。在一个实施例中，读取和写入电路123可以包括列选择电路。
72.数据输入/输出电路124通过数据线dl连接到第一页缓冲器pb1至第m页缓冲器pbm。数据输入/输出电路124响应于控制逻辑130的控制而操作。
73.数据输入/输出电路124可以包括接收输入数据data的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收要被存储的数据data。在读取操作期间，数据输入/输出电路124将正常数据data输出给外部控制器，该正常数据data是从读取和写入电路123中包括的第一页缓冲器pb1至第m页缓冲器pbm被传送的。
74.在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的允许位vrybit的信号而生成基准电流，并且可以将从读取和写入电路123接收的感测电压vpb与由基准电流生成的基准电压进行比较，以向控制逻辑130输出通过信号或失败信号。
75.控制逻辑130可以连接到地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以被配置成控制存储器设备100的所有操作。控制逻辑130可以响应于从外部设备传送的命令cmd而操作。
76.控制逻辑130可以响应于命令cmd和地址addr而生成各种信号，以控制外围电路120。例如，控制逻辑130可以响应于命令cmd和地址addr，而生成操作信号opsig、地址addr、读取和写入电路控制信号pbsignals、以及允许位vrybit。控制逻辑130可以将操作信号opsig输出给电压生成器122，将地址addr输出给地址解码器121，将读取和写入控制信号输出给读取和写入电路123，并且将允许位vrybit输出给感测电路125。此外，控制逻辑130可以响应于由感测电路125输出的通过信号pass或失败信号fail，来确定验证操作是通过还是失败。
77.在一个实施例中，控制逻辑130可以控制外围电路120，以执行将多个存储器单元编程为多个编程状态之中的对应编程状态的编程操作。控制逻辑130可以控制外围电路120，以执行分别对应于多个编程状态的编程验证操作。
78.在一个实施例中，编程验证操作中的每个编程验证操作可以包括至少一个验证循环。在该至少一个验证循环中，可以执行以下中的至少一者：向连接到多个存储器单元的字线施加验证电压的验证脉冲施加操作、和向该字线施加附加验证电压的附加验证脉冲施加操作。
79.在一个实施例中，控制逻辑130可以包括编程验证表存储装置131和编程验证控制器132。
80.编程验证表存储装置131可以存储分别对应于多个编程状态的基准计数。基准计数中的每个基准计数可以是在针对多个编程状态中的对应编程状态(例如，目标编程状态)的编程验证操作中，要被执行的验证循环的最大数目。
81.编程验证控制器132可以基于分别对应于多个编程状态的编程验证操作的结果，来确定编程操作是否失败。在分别对应于多个编程状态的所有编程验证操作都通过时，编程验证控制器132可以确定编程操作通过。在分别对应于多个编程状态的编程验证操作中的至少一个编程验证操作失败时，编程验证控制器132可以确定编程操作失败。
82.编程验证控制器132可以从编程验证表存储装置131接收对应于目标编程状态的基准计数。
83.在目标验证循环计数小于或等于对应于目标编程状态的基准计数时，编程验证控
制器132可以控制外围电路120，以在验证循环中执行验证脉冲施加操作。目标验证循环计数可以是在对应于目标编程状态的编程验证操作中执行的验证循环的数目。在目标验证循环计数大于对应于目标编程状态的基准计数时，编程验证控制器132可以控制外围电路120，以在验证循环中执行验证脉冲施加操作和附加验证脉冲施加操作。
84.在一个实施例中，在附加验证脉冲施加操作中施加的验证电压可以高于在验证脉冲施加操作中施加的验证电压。例如，在验证脉冲施加操作中施加的验证电压可以是对应于目标编程状态的阈值电压分布中的最小电压。在附加验证脉冲施加操作中施加的验证电压可以是对应于目标编程状态的阈值电压分布中的最大电压。
85.编程验证控制器132可以通过感测电路125，来获得验证脉冲施加操作的结果和附加验证脉冲施加操作的结果。编程验证控制器132可以基于验证脉冲施加操作的结果和附加验证脉冲施加操作的结果，来确定对应于目标编程状态的编程验证操作是否失败。在验证脉冲施加操作或附加验证脉冲施加操作失败时，编程验证控制器132可以确定对应于目标编程状态的编程验证操作失败。在验证脉冲施加操作和附加验证脉冲施加操作两者都通过时，编程验证控制器132可以确定对应于目标编程状态的编程验证操作通过。
86.编程验证控制器132可以基于将被编程为目标编程状态的存储器单元之中的、具有低于在验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目与基准允许位数目进行比较的结果，来确定验证脉冲施加操作是否失败。基准允许位数目可以是可以进行错误校正的最大位数目。
87.在具有低于在验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目大于基准允许位数目时，编程验证控制器132可以确定验证脉冲施加操作失败。在具有低于在验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目小于或等于基准允许位数目时，编程验证控制器132可以确定验证脉冲施加操作通过。
88.验证脉冲施加操作的结果可以包括对应于目标编程状态的阈值电压分布的左边距检查结果。例如，可以确定，随着具有低于在验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目减少，阈值电压分布的左边距越大。相反，可以确定，随着具有低于在验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目增加，阈值电压分布的左边距越小。
89.编程验证控制器132可以基于将被编程为目标编程状态的存储器单元之中的、具有高于在附加验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目与基准允许位数目进行比较的结果，来确定附加验证脉冲施加操作是否失败。
90.在具有高于在附加验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目大于基准允许位数目时，编程验证控制器132可以确定附加验证脉冲施加操作失败。在具有高于在附加验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目小于或等于基准允许位数目时，编程验证控制器132可以确定附加验证脉冲施加操作通过。
91.附加验证脉冲施加操作的结果可以包括对应于目标编程状态的阈值电压分布的右边距检查结果。例如，可以确定，随着具有高于在附加验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目减少，阈值电压分布的右边距越大。相反，可以确定，随着具有高于在附加验证脉冲施加操作中施加的验证电压的阈值电压的存储器单元的数目
增加，阈值电压分布的右边距越小。
92.图3是图示根据本公开的一个实施例的图2的存储器单元阵列的图。
93.参考图3，第一存储器块blk1至第z存储器块blkz共同连接到第一位线bl1至第m位线blm。在图3中，为了描述方便，示出了多个存储器块blk1至blkz之中的第一存储器块blk1中包括的元件，并且省略了其余存储器块blk2至blkz中的每个存储器块中包括的元件。可以理解，其余存储器块blk2至blkz中的每个存储器块与第一存储器块blk1类似地配置。
94.存储器块blk1可以包括多个单元串cs1_1至cs1_m(m是正整数)。第一单元串cs1_1至第m单元串cs1_m分别连接到第一位线bl1至第m位线blm。第一单元串cs1_1至第m单元串cs1_m中的每个单元串包括漏极选择晶体管dst、串联连接的多个存储器单元mc1至mcn(n是正整数)、以及源极选择晶体管sst。
95.第一单元串cs1_1至第m单元串cs1_m中的每个单元串中包括的漏极选择晶体管dst的栅极端子连接到漏极选择线dsl1。第一单元串cs1_1至第m单元串cs1_m中的每个单元串中包括的第一存储器单元mc1至第n存储器单元mcn的栅极端子中的每个栅极端子连接到第一字线wl1至第n字线wln。第一单元串cs1_1至第m单元串cs1_m中的每个单元串中包括的源极选择晶体管sst的栅极端子连接到源极选择线ssl1。
96.为了描述方便，基于多个单元串cs1_1至cs1_m之中的第一单元串cs1_1，来描述单元串的结构。然而，可以理解，其余单元串cs1_2至cs1_m中的每个单元串与第一单元串cs1_1类似地配置。
97.第一单元串cs1_1中包括的漏极选择晶体管dst的漏极端子连接到第一位线bl1。第一单元串cs1_1中包括的漏极选择晶体管dst的源极端子连接到第一单元串cs1_1中包括的第一存储器单元mc1的漏极端子。第一存储器单元mc1至第n存储器单元mcn彼此串联连接。第一单元串cs1_1中包括的源极选择晶体管sst的漏极端子连接到第一单元串cs1_1中包括的第n存储器单元mcn的源极端子。第一单元串cs1_1中包括的源极选择晶体管sst的源极端子连接到共用源极线csl。在一个实施例中，共用源极线csl可以共同连接到第一存储器块blk1至第z存储器块blkz。
98.漏极选择线dsll、第一字线wl1至第n字线wln、以及源极选择线ssll被包括在图2的行线rl中。漏极选择线dsl1、第一字线wl1至第n字线wln、以及源极选择线ssl1由地址解码器121控制。共用源极线csl由控制逻辑130控制。第一位线bl1至第m位线blm由读取和写入电路123控制。
99.图4是图示根据本公开的一个实施例的编程操作的图。
100.在图4中，为了描述方便，存储器单元是存储2位数据的多级单元(mlc)。然而，本公开的范围不限于此，并且存储器单元可以是存储3位数据的三级单元(tlc)或存储4位数据的四级单元(qlc)。存储在存储器单元中的数据位的数目可以是一个或多个。
101.存储器设备可以执行多个编程循环pl1至pln，以将被选择的存储器单元编程为具有与多个编程状态p1、p2和p3中的任何编程状态对应的阈值电压。
102.多个编程循环pll至pln中的每个编程循环可以包括：将编程电压施加到与被选择的存储器单元连接的被选择的字线的编程电压施加步骤pgm step，和通过施加验证电压来确定存储器单元是否被编程的编程验证步骤verify step。
103.例如，在执行第一编程循环pl1时，在施加第一编程电压vpgm1之后，第一验证电压
v_vfy1至第三验证电压v_vfy3被依次施加，以验证被选择的存储器单元的编程状态。此时，其目标编程状态为第一编程状态p1的存储器单元的验证可以通过第一验证电压v_vfy1来执行，其目标编程状态为第二编程状态p2的存储器单元的验证可以通过第二验证电压v_vfy2来执行，并且其目标编程状态为第三编程状态p3的存储器单元的验证可以通过第三验证电压v_vfy3来执行。
104.通过验证电压v_vfy1至v_vfy3其验证通过的存储器单元可以被确定为具有目标编程状态，并且然后，通过验证电压v_vfy1至v_vfy3其验证通过的存储器单元的编程可以在第二编程循环pl2中被禁止。换言之，从第二编程循环pl2，编程禁止电压可以被施加到位线，该位线连接到其验证通过的存储器单元。
105.在第二编程循环pl2中，比第一编程电压vpgm1高单位电压
△
vpgm的第二编程电压vpgm2被施加到被选择的字线，以便对除了其编程被禁止的存储器单元之外的其余存储器单元进行编程。此后，以与第一编程循环pl1的验证操作相同的方法执行验证操作。验证通过指示：存储器单元通过对应验证电压被读取为关断单元。
106.如上所述，在存储器设备对存储2位的mlc进行编程时，存储器设备使用第一验证电压v_vfy1至第三验证电压v_vfy3，来验证其每个编程状态变成目标编程状态的存储器单元中的每个存储器单元。
107.在验证操作期间，验证电压被施加到被选择的字线，被选择的字线是与被选择的存储器单元连接的字线，并且图2的页缓冲器可以基于流过分别连接到被选择的存储器单元的位线的电流或施加到该位线的电压，来确定存储器单元的验证是否通过。
108.在一个实施例中，编程验证步骤verify step可以被称为参考图1和图2描述的验证循环。
109.图5是图示根据本公开的一个实施例的存储器单元的阈值电压分布的图。
110.在图5中，存储器单元是存储2位数据的mlc。存储器单元中存储的数据位的数目不限于本实施例。
111.存储器单元可以被编程为擦除状态e和第一编程状态p1至第三编程状态p3中的任何状态。图5示出了与擦除状态e和第一编程状态p1至第三编程状态p3中的每个状态对应的第一阈值电压分布d1。为了描述方便，第二阈值电压分布d2仅示出了对应于第二编程状态p2的阈值电压分布。
112.在一个实施例中，对应于每个编程状态的阈值电压分布中的最小电压pv和最大电压pv*可以被用作编程验证操作的验证电压。
113.例如，在对应于第二编程状态p2的编程验证操作中，验证电压pv2可以是在验证脉冲施加操作中施加的验证电压。验证电压pv2*可以是在附加验证脉冲施加操作中施加的验证电压。
114.施加验证电压pv2的验证脉冲施加操作的结果可以包括针对第二编程状态p2的左边距检查结果。例如，可以确定，随着被编程为第二编程状态p2的存储器单元之中的、具有低于验证电压pv2的阈值电压的存储器单元的数目增加，左边距越小。可以确定，随着被编程为第二编程状态p2的存储器单元之中的、具有低于验证电压pv2的阈值电压的存储器单元的数目减少，左边距越大。
115.施加验证电压pv2*的附加验证脉冲施加操作的结果可以包括针对第二编程状态
p2的右边距检查结果。例如，可以确定，随着被编程为第二编程状态p2的存储器单元之中的、具有高于验证电压pv2*的阈值电压的存储器单元的数目增加，右边距越小。可以确定，随着被编程为第二编程状态p2的存储器单元之中的、具有高于验证电压pv2*的阈值电压的存储器单元的数目减少，右边距越大。
116.在图5中，在比较与第二编程状态p2对应的第一阈值电压分布d1和第二阈值电压分布d2时，第一阈值电压分布d1的左边距和右边距两者都大于第二阈值电压分布d2的左边距和右边距。
117.图6是图示根据本公开的一个实施例的编程验证操作的通过和失败的图。
118.参考图6，在对应于目标编程状态的编程验证操作中，可以执行使用验证电压pv的验证脉冲施加操作和使用验证电压pv*的附加验证脉冲施加操作。在附加验证脉冲施加操作中施加的验证电压pv*可以高于在验证脉冲施加操作中施加的验证电压pv。
119.在一个实施例中，验证电压pv可以是对应于目标编程状态的基准阈值电压分布中的最小电压。验证电压pv*可以是对应于目标编程状态的基准阈值电压分布中的最大电压。然而，验证电压pv*和验证电压pv的电平不限于本实施例。
120.可以基于验证脉冲施加操作的结果和附加验证脉冲施加操作的结果，来确定编程验证操作vfy的通过或失败。例如，在验证脉冲施加操作和附加验证脉冲施加操作两者都通过时，编程验证操作vfy通过。在验证脉冲施加操作或附加验证脉冲施加操作失败时，编程验证操作vfy失败。
121.在图6中，在具有低于验证电压pv的阈值电压的存储器单元的数目小于基准允许位数目ref_ab时，验证脉冲施加操作可以通过。在具有高于验证电压pv*的阈值电压的存储器单元的数目小于基准允许位数目ref_ab时，附加验证脉冲施加操作可以通过。在这种情况下，因为验证脉冲施加操作和附加验证脉冲施加操作两者都是通过，所以编程验证操作vfy可以是通过。
122.在具有高于验证电压pv*的阈值电压的存储器单元的数目大于基准允许位数目ref_ab时，附加验证脉冲施加操作可以是失败。在这种情况下，因为附加验证脉冲施加操作是失败，所以编程验证操作vfy可以是失败。
123.图7是图示根据本公开的一个实施例的图2的编程验证表存储装置的图。
124.参考图7，在存储器单元是存储3位数据的tlc时，存储器单元可以被编程为第一编程状态p1至第七编程状态p7中的任何编程状态。存储在存储器单元中的数据位的数目和存储器单元可以被编程为的编程状态的数目不限于本实施例。
125.编程验证表存储装置可以存储基准计数，基准计数分别对应于存储器单元要被编程为的多个编程状态。基准计数中的每个基准计数可以是在针对多个编程状态中的对应编程状态(例如，目标编程状态)的编程验证操作中要执行的验证循环的最大数目。
126.在图7中，编程验证表存储装置可以存储与相应的第一编程状态p1至第七编程状态p7对应的基准计数。对应于第一编程状态p1的基准计数pv1_lm可以是在对应于第一编程状态p1的编程验证操作中要执行的验证循环的最大数目。对应于第二编程状态p2的基准计数pv2_lm可以是在对应于第二编程状态p2的编程验证操作中要执行的验证循环的最大数目。以相同的方法，对应于第七编程状态p7的基准计数pv7_lm可以是在对应于第七编程状
态p7的编程验证操作中要执行的验证循环的最大数目。
127.图8是图示根据本公开的一个实施例的编程操作的通过/失败的流程图。
128.参考图8，在操作s801中，n可以被设置为1。
129.在操作s803中，针对第n编程状态的编程验证操作可以被执行。
130.在操作s805中，可以确定针对第n编程状态的编程验证操作是否通过。在编程验证操作通过时，操作继续进行到操作s807，并且在编程验证操作失败时，操作继续进行到操作s813。
131.在操作s807中，可以确定第n编程状态是否是最后编程状态。在第n编程状态是最后编程状态时，操作继续进行到操作s809，并且在第n编程状态不是最后编程状态时，操作继续进行到操作s811。最后编程状态可以是存储器单元要被编程为的多个编程状态之中的最高编程状态。
132.在操作s809中，编程操作可以被确定为通过。
133.在操作s811中，n可以增加1。
134.在操作s813中，编程操作可以被确定为失败。
135.在图8中，如所描述的，可以基于与多个编程状态中的每个编程状态对应的编程验证操作的结果，来确定编程操作的通过或失败。在分别对应于多个编程状态的所有编程验证操作都通过时，编程操作可以是通过。在分别对应于多个编程状态的编程验证操作中的至少一个编程验证操作失败时，编程操作可以是失败。
136.图9是图示根据本公开的一个实施例的验证循环的图。
137.参考图9，编程循环可以包括编程脉冲施加循环和验证循环。在图9的情况下，可以在验证循环中执行施加对应于目标编程状态的验证电压pv的验证脉冲施加操作。在验证循环中执行验证脉冲施加操作之后，可以执行验证检查操作。在验证检查操作通过时，可以完成针对目标编程状态的验证脉冲施加操作。
138.在图9中，对应于第二编程状态的基准计数pv2_lm可以是5。对应于第二编程状态的基准计数pv2_lm不限于本实施例。
139.验证循环计数pv2_lc可以是7，验证循环计数pv2_lc是在对应于第二编程状态的编程验证操作中执行的验证循环的数目。
140.在图9的实施例中，由于验证循环计数pv2_lc超过基准计数pv2_lm，因此对应于第二编程状态的编程验证操作可以是失败。由于对应于第二编程状态的编程验证操作为失败，因此对存储器单元的编程操作可以是失败。
141.图10是图示根据本公开的一个实施例的图9的编程验证操作的流程图。
142.参考图10，在操作s1001中，可以执行对应于目标编程状态的验证脉冲施加操作。
143.在操作s1003中，可以确定验证脉冲施加操作是否通过。作为该确定的结果，在验证脉冲施加操作为通过时，操作继续进行到操作s1007，并且在验证脉冲施加操作失败时，操作继续进行到操作s1005。
144.在操作s1005中，验证循环计数可以增加。
145.在操作s1007中，可以确定验证循环计数是否超过基准计数。在验证循环计数大于基准计数时，操作继续进行到操作s1011，并且在验证循环计数小于或等于基准计数时，操作继续进行到操作s1009。
146.在操作s1009中，编程验证操作可以被确定为通过。
147.在操作s1011中，编程验证操作可以被确定为失败。
148.参考图9和图10，即使对应于第二编程状态的验证脉冲施加操作通过，在验证循环计数(其被执行，直到验证脉冲施加操作通过)超过基准计数时，编程验证操作也被确定为失败。
149.图11是图示根据本公开的一个实施例的验证循环的图。
150.参考图11，在验证循环中，可以执行施加验证电压pv的验证脉冲施加操作和施加验证电压pv*的附加验证脉冲施加操作。
151.在图11中，对应于第二编程状态的基准计数pv2_lm可以是5。对应于第二编程状态的基准计数pv2_lm不限于本实施例。
152.验证循环计数pv2_lc可以是7，验证循环计数pv2_lc是在对应于第二编程状态的编程验证操作中执行的验证循环的数目。
153.在图11的实施例中，在验证循环计数pv2_lc小于或等于基准计数pv2_lm时，可以在验证循环中执行验证脉冲施加操作。在验证循环计数pv2_lc大于基准计数pv2_lm时，可以在验证循环中执行验证脉冲施加操作和附加验证脉冲施加操作。
154.在图11的实施例中，即使验证循环计数pv2_lc超过基准计数pv2_lm，在验证脉冲施加操作和附加验证脉冲施加操作两者都通过时，对应于第二编程状态的编程验证操作也可以被确定为通过，如参考图6所描述的。
155.图12是图示根据本公开的一个实施例的图11的编程验证操作的流程图。
156.参考图12，在操作s1201中，可以确定验证循环计数是否大于基准计数，验证循环计数是在对应于目标编程状态的编程验证操作中执行的验证循环的数目。在验证循环计数大于基准计数时，操作继续进行到操作s1219，并且在验证循环计数小于或等于基准计数时，操作继续进行到操作s1203。
157.在操作s1203中，验证脉冲施加操作可以被执行。
158.在操作s1205中，可以确定验证脉冲施加操作是否通过。作为该确定的结果，在验证脉冲施加操作为通过时，操作继续进行到操作s1207，并且在验证脉冲施加操作失败时，操作继续进行到操作s1209。
159.在操作s1207中，编程验证操作可以被确定为通过。
160.在操作s1209中，验证循环计数可以增加。
161.在操作s1211中，验证脉冲施加操作和附加验证脉冲施加操作可以被执行。
162.在操作s1213中，可以确定验证脉冲施加操作是否是通过。作为该确定的结果，在验证脉冲施加操作为通过时，操作继续进行到操作s1215，并且在验证脉冲施加操作失败时，操作继续进行到操作s1209。
163.在操作s1215中，可以确定附加验证脉冲施加操作是否通过。作为该确定的结果，在附加验证脉冲施加操作为通过时，操作继续进行到操作s1207，并且在验证脉冲施加操作失败时，操作继续进行到操作s1217。
164.在操作s1217中，编程验证操作可以被确定为失败。
165.在操作s1219中，可以确定附加验证循环计数是否大于附加基准计数，附加验证循环计数是在对应于目标编程状态的编程验证操作中执行的、包括附加验证脉冲施加操作的
验证循环的数目。在附加验证循环计数大于附加基准计数时，操作继续进行到操作s1217，并且在附加验证循环计数小于或等于附加基准计数时，操作继续进行到操作s1211。附加基准计数可以是要在编程验证操作中执行的、包括附加验证脉冲施加操作的验证循环的最大数目。
166.参考图11和图12，即使验证循环计数(其被执行，直到与第二编程状态对应的验证脉冲施加操作通过)超过基准计数，在验证脉冲施加操作和附加验证脉冲施加操作两者都通过时，编程验证操作也可以被确定为通过。
167.在图10的实施例的情况下，在验证循环计数超过基准计数时，编程验证操作被确定为失败。在图12的实施例的情况下，即使验证循环计数超过基准计数，在验证脉冲施加操作和附加验证脉冲施加操作两者都通过时，编程验证操作也被确定为通过。
168.慢存储器单元可以比正常存储器单元更慢地被编程。即，由于慢存储器单元比正常存储器单元更慢地被编程，因此可以执行更多的验证循环。即使在慢存储器单元中，在验证脉冲施加操作和附加验证脉冲施加操作两者都通过时，也可以确定慢存储器单元被正常编程。
169.在图10的实施例的情况下，由于紧张的基准计数或慢存储器单元，即使正常编程的存储器单元也可能被确定为编程操作失败。因此，可能出现不必要的过度杀伤，并且产量可能降低。
170.在图12的实施例的情况下，即使验证循环计数超过基准计数，在编程被正常执行时，也可以被确定为编程操作通过。因此，可以防止不必要的过度杀伤，并且可以提高产量。
171.尽管本公开的详细描述描述了具体实施例，但是在不脱离本公开的范围和技术精神的情况下，各种改变是可能的。因此，本公开的范围不应该限于上述实施例，并且应该由本公开的权利要求的等同物以及所附权利要求来确定。