一种Pipelined-SARADC的级间增益非线性校准方法

技术特征：
1.一种pipelined-sar adc的级间增益非线性校准方法，定义pipelined-sar adc由n个sar adc作为子级级联，每一子级为k
i
比特，1≤i≤n，相邻子级之间通过一个级间运算放大器连接，按照量化方向依次记为第一级子sar adc至第n级子sar adc，以及第一级的级间增益g1至第n-1级的级间增益g
n-1
，n级pipelined-sar adc能实现比特精度的数字输出，其特征在于，校准方法包括以下步骤：步骤1：输入信号经过pipelined-sar adc量化后产生位输出码字，其中每一级每一位的数字码字为d
i
[k
i
:1]，同时，还获得亚稳态标志码字f
i
[k
i
:1]，其中d
i
[k
i
:1]代表第i级子sar adc的所有数字码字，d
i
[ki]代表第i级最高权重位，d
i
[1]代表第i级最低权重位；若第i级子sar adc在量化第m位码字d
i
[m]时比较器出现亚稳态，则d
i
[m]对应的亚稳态标志位f
i
[m]＝0，否则f
i
[m]＝1，m为正整数且1≤m≤k
i
；步骤2：通过得到的数字码字对第一级至第n-1级的级间增益非线性进行校准，校准顺序为从低权重的后级向高权重的前级校准；具体为：步骤21：通过步骤1得到的第i级数字输出码字d
i
和亚稳态码字f
i
对第二级至第n-1级的级间增益g2，
…
，g
n-1
进行线性校准，i∈[2，n-1]；具体为：先通过第n-2级和第n-1级的数字码字对第n-1级的级间增益g
n-1
进行校准：通过提取第n-1级的发生亚稳态的数据得出第n-2级的理想残差电压v
res_ideal
，通过第n级的数字码字合成得到第n-2级的理想残差经过运算放大器放大后得到的实际残差电压v
res_real
；理想残差电压v
res_ideal
的获取过程为：第i级第m位发生亚稳态且当前位置1时，d
i
[m]＝1，f
i
[m]＝1，c
i
[m]代表第i级第m位的电容大小，v
res_m_1
[i]代表第i级第m位发生亚稳态且当前位置1时的残差电压，v
ref
代表adc的参考电压；第i级第m位发生亚稳态且当前位置0时，d
i
[m]＝1，f
i
[m]＝0，v
res_m_0
[i]代表第i级第m位发生亚稳态且当前位置0时的残差电压；将第i级发生亚稳态且置1的数据提取出来得到其中数据量要达到设定值u，同理，将第i级相同数量发生亚稳态且置0的数据提取出来得到u代表发生亚稳态且分别置位为0或1的数量，即第i级理想残差电压放大后的实际残差电压v
res_real
的合成：求第i级级间增益的实际残差电压由第i 1级的数字码字直接合成，w
i 1
代表第i 1级的每一位的权重值；联合第i级的理想残差电压和第i 1级的实际残差电压可得到第i级的线性级间增益为同理进行第二级至第n-1级的增益校准；步骤22：通过步骤1得到的第一级数字输出码字d1[k1:1]、亚稳态码字f1[k1:1]和后级校准后合成码字对第一级的级间增益g1进行非线性校准；具体为：
当校准第一级级间增益的时候，后级的级间增益已经校准完成，因此，将第二级至第n级定义为一个理想adc，第一级余量电压v
x
经过第一级级间运算放大器f(x)进行放大，f(x)＝α1x α2x2 α3x3
…
α
n
x
n
，放大后的残差电压v
res
作为后端pipelined-sar adc的输入，后端的数字输出经过校准函数g(x)进行校准，将校准后的输出值和第一级的数字输出结合即得到pipelined-sar adc经过级间增益非线性数字校准后的输出d
out
，d
out
的数学表达式为：d
out
＝d1 g(f(v
x
))；步骤3：得到非线性校准后的级间增益之后对adc输出的数字码字进行合成补偿，得到进行级间增益非线性校准后的实际量化输出码字；具体为：步骤31：选取第一级第i位发生亚稳态且将此位置为0或置为1的输入电压；将这个输入电压值经过g1放大后的残差电压送入校准系统，得出非线性校准后的v
′
x
；补偿的电压值为或c1[n]代表第一级的每一位的电容值大小，v
cp
代表补偿的电压值；得出第一级每一位发生亚稳态且分别置位为0或1的补偿电压值v
cp
，最后合成的输出为d
out
＝d1 g(f(v
x
)) v
cp
。

技术总结
本发明属于模拟集成电路技术领域，具体涉及一种Pipelined-SAR ADC的级间增益非线性校准方法。本发明包括步骤：提取Pipelined-SAR ADC的数字输出码字和亚稳态检测标志位；对后端ADC级间增益进行线性校准；利用校准函数对第一级级间增益非线性进行校准获得校准函数的校准系数；对输出进行码字补偿；最后合成最终输出结果。本发明不添加额外的模拟电路校准模块且代码迭代时间短，校准原理简单，从而降低了模拟电路的设计复杂度，加快了校准时间，并且极大的提高ADC的性能。并且极大的提高ADC的性能。并且极大的提高ADC的性能。


技术研发人员：彭析竹 万丽容 唐鹤 姚安华
受保护的技术使用者：电子科技大学
技术研发日：2022.04.12
技术公布日：2022/6/10