一种基于时间交错噪声的模数转换器及其应用方法与流程

1.本发明涉及集成电路领域，尤其涉及一种基于时间交错噪声的模数转换器及其应用方法。


背景技术：

2.噪声整形逐次逼近型数模转换器ns-sar结合了δ-σadc和sar adc的优点，是一种可以实现高分辨率和具有高功耗效率的新型adc结构。
3.然而，随着电容式数模转换器cdac中电容尺寸的增大，逐次逼近模数转换器sar中的数模转换的稳定时间会显著变长，以满足高分辨率的要求。另外，实现一个尖锐的噪声传递函数ntf，需要采用余量放大的方法来补偿信号的衰减，余量放大的过程会占用数模转换计算的时间，导致留给sar转换的时间变少。
4.现有的噪声整形逐次逼近数模转换器ns-sar，虽然能够提升带宽，但会对噪声整形性能以及数模转换的转换效率造成负面影响。


技术实现要素：

5.为了解决上述技术问题，本技术实施例提供了一种基于时间交错噪声的逐次逼近型模数转换器，具体方案如下：
6.第一方面，本技术实施例提供了一种基于时间交错噪声的模数转换器，所述模数转换器包括：第一通道转换电路、第二通道转换电路、多路复用器、共享动态放大器、第一反馈误差电路、第二反馈误差电路和前馈误差电路；
7.所述第一通道转换电路和所述第二通道转换电路均包括两路比较输入端，其中，所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端用于接入待转换电平，所述第一通道转换电路的所述第一比较输入端和第三比较输入端用于在第一预设时间周期接入共模电平，所述第二通道转换电路的所述第二比较输入端和第四比较输入端用于在第二预设时间周期接入所述共模电平；
8.所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端还连接所述共享动态放大器的正相输入端；
9.所述共享动态放大器的反相输出端通过所述第一反馈误差电路分别连接所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端，所述共享动态放大器的正相输出端通过所述第二反馈误差电路分别连接所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端；
10.所述共享动态放大器正相输出端还通过所述前馈误差电路连接所述第一通道转换电路的第三比较输入端和所述第二通道转换电路的第四比较输入端；
11.所述第一通道转换电路和所述第二通道转换电路的输出端分别连接一个多路复用器的输入端，所述多路复用器用于根据所述第一通道转换电路的第一转换信号和所述第二通道转换电路的第二转换信号输出一个数字信号。
12.根据本技术实施例的一种具体实施方式，所述第一通道转换电路和所述第二通道转换电路相同，所述转换电路包括具有预设数量电容的dac阵列、数据权重平均电路、比较器和逐次逼近的逻辑电路；
13.所述比较器的第一正相输入端用于通过所述dac阵列接入所述待转换电平，所述比较器的第一正相输入端还用于接入所述共模电平，所述比较器的第一正相输入端分别连接所述第一反馈误差电路和所述第二反馈误差电路的输出端，所述比较器的第一正相输入端连接所述共享动态放大器的正相输入端；
14.所述比较器的第二输入端用于接入所述共模电平，所述比较器的第二输入端还连接所述前馈误差电路的输出端；
15.所述dac阵列的每一电容均通过一个电容开关与预设电信号支路连接，所述逐次逼近的逻辑电路连接所述dac阵列的第一部分电容开关，所述逐次逼近的逻辑电路还通过所述数据权重平均电路连接所述dac阵列的第二部分电容开关；
16.所述比较器的输出端连接所述逐次逼近的逻辑电路的输入端，所述逐次逼近的逻辑电路的输出端连接所述转换电路的输出端。
17.根据本技术实施例的一种具体实施方式，所述dac阵列包括i 1数量个电容、上极板支路、下极板支路以及输入电平支路，所述电容按照预设的比例关系分别连接所述上极板支路、所述下极板支路和所述输入电平支路；
18.其中，i数量个电容按照预设的顺序，为每一比特位置电容分别设置2ilsbs的冗余范围；
19.在第五比特位和第六比特位之间设置一个覆盖预设数值冗余范围的电容。
20.根据本技术实施例的一种具体实施方式，所述第一通道转换电路的所述第一比较输入端和所述第三比较输入端的增益比为2:1；
21.所述第二通道转换电路的所述第二比较输入端和所述第四比较输入端的增益比为2:1。
22.根据本技术实施例的一种具体实施方式，所述第一反馈误差电路包括第一通道一阶反馈误差支路和第二通道一阶反馈误差支路，所述第二反馈误差电路包括第一通道二阶反馈误差支路和第二通道二阶反馈误差支路；
23.所述第一通道二阶反馈误差支路的输出端和第二通道一阶反馈支路的输出端均连接所述第一通道转换电路的第一比较输入端；
24.所述第二通道二阶反馈误差支路的输出端和第一通道一阶反馈支路的输出端均连接所述第二通道转换电路的第二比较输入端。
25.根据本技术实施例的一种具体实施方式，所述第一通道转换电路和所述第二通道转换电路的工作状态均包括采样阶段、转换阶段和余量放大阶段；
26.其中，采样阶段和余量放大阶段的时间占所述时间周期的1/2，所述转换阶段的时间占所述时间周期的1/2；
27.且当所述第一通道转换电路的工作状态处于采样阶段或余量放大阶段时，所述第二通道转换电路的工作状态处于转换阶段；
28.当所述第一通道转换电路的工作状态处于转换阶段时，所述第二通道转换电路的工作状态处于采样阶段或余量放大阶段。
29.根据本技术实施例的一种具体实施方式，当所述第一通道转换电路完成余量放大后，所述第一反馈误差电路向所述第二通道转换电路输出一阶反馈误差，所述第二反馈误差电路向所述第一通道转换电路输出二阶反馈误差，所述前馈误差电路向所述第一通道转换电路输出二阶前馈误差；
30.当所述第二通道转换电路完成余量放大后，所述第一反馈误差电路向所述第一通道转换电路输出一阶反馈误差，所述第二反馈误差电路向所述第二通道转换电路输出二阶反馈误差，所述前馈误差电路向所述第二通道转换电路输出二阶前馈误差。
31.根据本技术实施例的一种具体实施方式，所述共享动态放大器包括一个浮空反向放大电路、第一通道输入支路、第二通道输入支路、第一通道输出支路和第二通道输出支路；
32.所述浮空反向放大电路包括第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端连接所述第一通道输入支路，所述第二输入端连接所述第二通道输入支路，所述第一输出端连接所述第一通道输出支路，所述第二输出端连接所述第二通道输出支路；
33.第二方面，本技术实施例提供了一种基于时间交错噪声的模数转换器的应用方法，应用于前述第一方面及第一方面任一实施方式所述的基于时间交错噪声的模数转换器，所述应用方法包括：
34.通过第一通道转换电路在第一预设周期处理待转换电平和共模电平，以得到第一转换信号；
35.通过第二通道转换电路在第二预设周期处理所述待转换电平和所述共模电平，以得到第二转换信号；
36.通过多路复用器根据所述第一转换信号和所述第二转换信号进行预设计算，以输出一个数字电路信号。
37.根据本技术实施例的一种具体实施方式，所述第一转换信号和所述第二转换信号的合成噪声传递函数的计算公式为：
38.其中，ntf表示噪声传递函数，k
fb
表示反馈误差，k
ff
表示前馈误差，z-1kfb
表示一阶反馈误差，z-2kfb
表示二阶反馈误差，z-2kff
表示二阶前馈误差。
39.本技术实施例提供了一种基于时间交错噪声的模数转换器及其应用方法，所述模数转换器包括：第一通道转换电路、第二通道转换电路、多路复用器、共享动态放大器、第一反馈误差电路、第二反馈误差电路和前馈误差电路；本技术实施例通过所述双通道转换电路处理待转换电平信号，其中，第一通道转换电路基于第一预设周期接入共模电平，第二通道转换电路基于第二预设周期接入共模电平，从而实现两通道转换电路交错时间进行模数转换。通过共享动态放大器、第一反馈误差电路、第二反馈误差电路和前馈误差电路实现模数转换器全电路使用动态功耗，从而能够随不同的采样频率及过采样率而满足不同的带宽及精度的应用要求。
附图说明
40.为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简
单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对本发明保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。
41.图1示出了本技术实施例提供的一种基于时间交错噪声的模数转换器的电路结构示意图；
42.图2示出了本技术实施例提供的一种基于时间交错噪声的模数转换器的具有二阶反馈误差和前馈误差的双通道ti-ns-sar的模块框图；
43.图3示出了本技术实施例提供的一种基于时间交错噪声的模数转换器的第一通道转换电路和第二通道转换电路的工作时序示意图；
44.图4a示出了本技术实施例提供的一种基于时间交错噪声的模数转换器的共享动态放大器的交互连接示意图；
45.图4b示出了本技术实施例提供的一种基于时间交错噪声的模数转换器的共享动态放大器的电路结构示意图；
46.图4c示出了本技术实施例提供的一种基于时间交错噪声的模数转换器的共享动态放大器中不同信号的工作时序示意图；
47.图5示出了本技术实施例提供的一种基于时间交错噪声的模数转换器的应用方法的方法流程示意图。
具体实施方式
48.下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
49.通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
50.在下文中，可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
51.此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
52.除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
53.参考图1，为本技术实施例提供的一种基于时间交错噪声的逐次逼近型模数转换器的电路结构示意图，本技术实施例提供的基于时间交错噪声的逐次逼近型模数转换器，如图1所示，所述基于时间交错噪声的逐次逼近型模数转换器包括：
54.第一通道转换电路、第二通道转换电路、多路复用器、共享动态放大器、第一反馈误差电路、第二反馈误差电路和前馈误差电路；
55.所述第一通道转换电路和所述第二通道转换电路均包括两路比较输入端，其中，所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端用于接入待转换电平，所述第一通道转换电路的所述第一比较输入端和第三比较输入端用于在第一预设时间周期接入共模电平，所述第二通道转换电路的所述第二比较输入端和第四比较输入端用于在第二预设时间周期接入所述共模电平；
56.所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端还连接所述共享动态放大器的正相输入端；
57.所述共享动态放大器的反相输出端通过所述第一反馈误差电路分别连接所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端，所述共享动态放大器的正相输出端通过所述第二反馈误差电路分别连接所述第一通道转换电路的第一比较输入端和所述第二通道转换电路的第二比较输入端；
58.所述共享动态放大器正相输出端还通过所述前馈误差电路连接所述第一通道转换电路的第三比较输入端和所述第二通道转换电路的第四比较输入端；
59.所述第一通道转换电路和所述第二通道转换电路的输出端分别连接一个多路复用器，所述多路复用器用于根据所述第一通道转换电路的第一转换信号和所述第二通道转换电路的第二转换信号输出一个数字电路信号。
60.在具体实施例，所述第一通道转换电路#ch1和所述第二通道转换电路#ch2的结构相同，所述第一通道转换电路和所述第二通道转换电路均为一种基于时间交错的噪声整形逐次逼近型的模数放大器(ti-ns-sar)。
61.如图1所示，本实施例提出的基于时间交错噪声的模数转换器具有双通道的ti-ns-sar，即所述第一通道转换电路和所述第二通道转换电路。
62.所述第一通道转换电路的第一比较输入端和第三比较输入端通过第一磁通开关接入共模电平v
cm
。所述第二通道转换电路的第二比较输入端和第四比较输入端通过第二磁通开关接入共模电平v
cm
。
63.其中，所述第三比较输入端和所述第四比较输入端接入共模电平v
cm
，以进行比较器复位处理。
64.在具体实施方式中，所述第一通道转换电路的启动时间和所述第二通道转换电路的启动时间并不相同。所述第一通道转换电路按照第一预设时间周期进行采样、转换和放大的循环。所述第二通道转换电路按照第二预设时间周期进行采样、转换和放大的循环。
65.其中，所述第一预设时间周期和所述第二预设时间周期所占用的时间长度相同，所述第一预设时间周期要先于所述第二预设时间周期1/2个周期长度进行循环。
66.同时，本实施例还包括前馈误差电路，所述前馈误差电路用于为所述第一通道转换电路和所述第二通道转换电路提供二阶前馈误差，以增强ti-ns-sar在高频时的噪声整形性能，同时可以避免由噪声传递函数ntf上升峰值带来的动态范围损失。
67.本实施例还包括一个共享动态放大器和一次性的中间误差反馈，从而减少第一通道转换电路和第二通道转换电路的冗余位数，使所述第一通道转换电路和所述第二通道转
换电路的冗余位数降至1位，从而获得更高的带宽和更多用于sar转换的时间。
68.所述共享动态放大器的正相输入端通过第一通道磁通开关与第一通道转换电路连接，所述共享动态放大器的正相输入端还通过第二通道磁通开关与第二通道转换电路连接。
69.具体的，本实施例中的各磁通开关根据第一通道转换电路和第二通道转换电路的具体工作状态进行开关和闭合，以实现信号的获取、输出，冗余的调整等控制作用。
70.根据本技术实施例的一种具体实施方式，所述第一通道转换电路和所述第二通道转换电路的工作状态均包括采样阶段、转换阶段和余量放大阶段；
71.其中，采样阶段和余量放大阶段的时间占所述时间周期的1/2，所述转换阶段的时间占所述时间周期的1/2；
72.且当所述第一通道转换电路的工作状态处于采样阶段或余量放大阶段时，所述第二通道转换电路的工作状态处于转换阶段；
73.当所述第一通道转换电路的工作状态处于转换阶段时，所述第二通道转换电路的工作状态处于采样阶段或余量放大阶段。
74.在具体实施方式中，所述采样阶段为所述第一通道转换电路和所述第二通道转换电路对输入电平进行预采样的时段。所述转换阶段为ti-ns-sar模数转换器进行sar转换的时段。所述余量放大阶段为ti-ns-sar通过fir滤波器对余值进行采样并通过放大器进行放大的时段。
75.具体的，假设ts为单个通道的采样周期，则所述采样阶段、所述转换阶段和所述余量放大阶段分别占据ts的1/4、1/2和1/4。
76.上述时间分配方式可以平衡余值放大所需的时间和中间误差反馈的冗余范围。
77.在实际应用中，所述采样阶段和所述余量放大阶段的时间可以不相等，但需要保证所述采样阶段和所述余量放大阶段的时间和与所述转换阶段的时间相等。
78.具体的，如图3所示，对于不同通道的转换电路而言，所述采样阶段、所述转换阶段和所述余量放大阶段都是不重叠的。对于单个通道的采样周期，可以根据实际应用场景进行自适应调整，此处不作限定。
79.由于不同通道的转换电路之间，工作状态是不重叠的，因此，第一通道转换电路在按照第一预设周期进行运转，第二通道转换电路在按照第二预设周期进行运转时，所述第一通道转换电路和所述第二通道转换电路时钟在进行不同的模数转换处理截断。
80.值得注意的时，在第一通道转换电路按照第一预设周期进行启动时，所述第二通道转换电路会晚于所述第一通道转换电路的启动时间，按照第二预设周期进行启动，此时，所述第一通道的处理状态为采样阶段，所述第二通道的处理状态为空。
81.另外，所述第二通道转换电路也可以按照第一预设周期进行启动，此时，所述第一通道转换电路按照第二预设周期进行启动，本实施例不对启动顺序进行具体限定。
82.根据本技术实施例的一种具体实施方式，当所述第一通道转换电路在完成余量放大后，所述第一反馈误差电路向所述第二通道转换电路输出一阶反馈误差，所述第二反馈误差电路向所述第一通道转换电路输出二阶反馈误差，所述前馈误差电路向所述第一通道转换电路输出二阶前馈误差；
83.当所述第二通道转换电路在完成余量放大阶段后，所述第一反馈误差电路向所述第一通道转换电路输出一阶反馈误差，所述第二反馈误差电路向所述第二通道转换电路输出二阶反馈误差，所述前馈误差电路向所述第二通道转换电路输出二阶前馈误差。
84.在具体实施例中，当所述第一通道转换电路或所述第二通道转换电路的工作状态处于余量放大阶段时，说明此时所述第一通道转换电路或所述第二通道转换电路已完成一个周期内的采样阶段和转换阶段，所述第一通道转换电路或所述第二通道转换电路会对转换阶段中的余量进行放大处理。
85.所述第一反馈误差电路、所述第二反馈误差电路和所述前馈误差电路会根据余值放大情况进行误差反馈和误差前馈。具体的，所述误差前馈和所述误差反馈的过程发生在余量放大阶段完成后的中间误差反馈阶段。
86.在当前采样周期后的中间误差反馈阶段完成误差前馈和误差反馈后，在下一采样周期的转换阶段会使用前馈误差和反馈误差进行相应的计算。
87.具体的，当所述第一通道转换电路和所述第二通道转换电路完成sar转换时，并通过所述共享动态放大器对余值进行采样进行放大，并采样在预设的fir滤波器电容上。
88.如图1所示，在中间误差反馈阶段，c
fb
和2c
fb
上的采样余值将通过dac阵列的电荷共享被交叉耦合到别的通道z-1
或者自耦合到z-2
。
89.如图1所示，sar转换的中间共享会在余量放大阶段之后启动并一直持续到完成sar的最后一个比特位的转换。fir中z-1
和z-2
的电容比例为2:1，它们共同组成(2z-1
–
z-2
)/3。共享动态放大器的增益g和信号衰减因数会因为电荷共享定义k
fb
的值。所以g可以用来实现ntf的零点优化。
90.在误差前馈阶段，采样余量通过自耦合产生，并传送到电容，以便于同一个通道的多输入比较器的输入节点进行电荷共享。共享动态放大器的增益g，由于电荷共享的信号衰减因子以及多输入对的比例共同决定了k
ff
的值。cdac的上极板连接到比较器一个增益为1的输入端，同时前馈路径被连接到比较器的另一个增益为0.5的输入端。这使前馈路径的功耗更低，噪声更少。
91.根据本技术实施例的一种具体实施方式，所述第一通道转换电路和所述第二通道转换电路均为相同的转换电路，所述转换电路包括具有预设数量电容的dac阵列、数据权重平均电路、比较器和逐次逼近的逻辑电路；
92.所述比较器的第一正相输入端用于通过所述dac阵列接入所述待转换电平，所述比较器的第一正相输入端还用于接入所述共模电平，所述比较器的第一正相输入端分别连接所述第一反馈误差电路和所述第二反馈误差电路的输出端，所述比较器的第一正相输入端连接所述共享动态放大器的正相输入端；
93.所述比较器的第二输入端用于接入所述共模电平，所述比较器的第二输入端还连接所述前馈误差电路的输出端；
94.所述dac阵列的每一电容均通过一个电容开关与预设电信号支路连接，所述逐次逼近的逻辑电路连接所述dac阵列的第一部分电容开关，所述逐次逼近的逻辑电路还通过所述数据权重平均电路连接所述dac阵列的第二部分电容开关；
95.所述比较器的输出端连接所述逐次逼近的逻辑电路的输入端，所述逐次逼近的逻辑电路的输出端连接所述转换电路的输出端。
96.在具体实施方式中，如图1所示，所述转换电路中包括具有预设数量电容的数模转换阵列，其中，所述数模转换阵列即dac阵列。
97.所述dac阵列也可以被称为电容式数模转换器cdac。
98.所述电容式数模转换器cdac包括上极板支路v
refp
、下极板支路v
refn
和输入电平支路v
in
，且在每一条支路上，均设置由对应所述cdac中每一电容的电容开关。
99.通过控制所述电容开关的闭合，可以实现对于cdac冗余范围的调控。
100.在本实施例中，通过逐次逼近的逻辑电路来实现对于电容开关的控制，所述逐次逼近的逻辑电路直接连接所述cdac第0比特位到第5比特位的电容和一个预防电容的电容开关，通过数字信号d1《5:0》实现信号控制。
101.所述逐次逼近的逻辑链路还通过所述数据权重平均电路，即dwa电路，连接所述cdac第7比特位到第22比特位的电容开关，并通过数字信号d1《9:6》实现信号控制。
102.具体的，在本实施例中，9比特的异步分离式单调开关sar是通过下极板采样的方式实现的，从而可以避免因为cdac上极板寄生造成的额外的信号衰减。
103.cdac的上极板连接所述比较器的第一正向输入端，以向所述比较器输出待转换电平信号。
104.所述比较器的输入端还用于接入共模电平和多路误差电路的输出端，所述比较器为多路输入比较器。
105.所述比较器通过多路电平和误差修正的输入，能够根据预设规则计算得到噪声传递函数ntf。
106.所述数据权重平均电路dwa电路将sar的4个最高有效位msbs进行重组，以减轻cdac中电容器失配造成的损害。
107.根据本技术实施例的一种具体实施方式，所述dac阵列包括i 1数量个电容、上极板支路、下极板支路以及输入电平支路，所述电容按照预设的比例关系分别连接所述上极板支路、所述下极板支路和所述输入电平支路；
108.其中，i数量个电容按照预设的顺序，为每一比特位置电容分别设置2ilsbs的冗余范围；
109.在第五比特位和第六比特位之间设置一个覆盖预设数值冗余范围的预防电容。
110.在具体实施方式中，在第5比特位8c和第6比特位16c之间引入1比特的冗余来覆盖14最低有效位lsbs的范围，能够有效预防中间误差反馈带来的过载风险和共享式放大器的失调情况。
111.其中，如图1所示，从右到左的电容分别设置2ilsbs的冗余范围，其中，最右侧的电容为第0比特位电容，比特位往左依次递增。
112.具体的，i的取值可以根据实际应用场景进行自适应替换，本实施例不对i的取值作具体限定。
113.根据本技术实施例的一种具体实施方式，所述第一通道转换电路的所述第一比较输入端和所述第三比较输入端的增益比为2:1；
114.所述第二通道转换电路的所述第二比较输入端和所述第四比较输入端的增益比为2:1。
115.在具体实施方式中，所述第一比较输入端和所述第二比较输入端的增益为1，所述
第三比较输入端和所述第四比较输入端的增益为0.5。
116.当然，所述第一比较输入端、所述第二比较输入端、所述第三比较输入端和所述第四比较输入端的具体数值可以根据实际应用场景进行自适应替换，此处不对各比较输入端的具体数值进行限定。
117.在本实施例中，cdac的上极板连接到比较器的一个增益为1的输入端，同时前馈路径被连接到比较器的另一个增益为0.5的输入端。这使得前馈路径的功耗更低，噪声更小。
118.电容开关电路用来降低电荷共享所需的稳定时间，若在采样阶段之后立即注入z-2
二阶反馈误差，那么在进行最高有效msb位的sar转换期间，电容开关可能会因为cdac阵列上的大信号摆幅而被击穿。z-2
二阶反馈误差在sar转换期间被注入来规避被击穿的风险。
119.对于带有的前馈误差的电容开关则没有被击穿的风险，因为它是被注入到与主cdac隔离的电容ca上面。有了二阶误差反馈的噪声整形增强，在
±
20％增益变化的情况下，信噪失真比sndr可以保持78db以上(共享动态放大器的额定增益g为12)。这使得电路在不需要任何校准来减少共享动态放大器的增益变化的前提下获得高带宽同时还保持足够的噪声整形效果，尽管osr很小。
120.本实施例的模数转换器在330mhz的采样频率和osr为5.5情况下获得30mhz的带宽。
121.根据本技术实施例的一种具体实施方式，所述第一反馈误差电路包括第一通道一阶反馈误差支路和第二通道一阶反馈误差支路，所述第二反馈误差电路包括第一通道二阶反馈误差支路和第二通道二阶反馈误差支路；
122.所述第一通道二阶反馈误差支路的输出端和第二通道一阶反馈支路的输出端均连接所述第一通道转换电路的第一比较输入端；
123.所述第二通道二阶反馈误差支路的输出端和第一通道一阶反馈支路的输出端均连接所述第二通道转换电路的第二比较输入端。
124.在具体实施方式中，图2展示的是具有二阶反馈误差和前馈误差的双通道ti-ns-sar的模块框图。因为在两个通道之间由固有延迟z-1
的存在，一个通道的余值会在下一个阶段耦合到本通道时生成。此时，中间误差会反馈产生一个二阶的高通传递函数，而这个高通传递函数可以作为目标噪声传递函数的分子项。
125.对于z-1
的交叉耦合，中间误差反馈时不可避免的，因为放大余值在sar转换的开始阶段是不可用的。对于与z-2
的自耦合，同样可以使用中间误差反馈。
126.如图2所示，为了进一步改善二阶ntf中的(1-z-1
)2，一个k
ff
×
z-2
的二阶前馈误差在噪声传递函数ntf的分母处组成低通的传递函数tf，这导致在k
ff
＝0.5的情况下，会有3.5db的低频带内的量化噪声抑制。
127.在具体实施例中，与具有一阶前馈误差实现的分母项tf(1 0.5z-1
)相比，提出的1 0.5z-2
项有更少的带外峰值(-5.5db)，因此造成的动态范围dr损失更少。如图3中时序图所示，设计提出的二阶前馈误差是通过一个自耦合的前馈通道在这个双通道ti-ns-sar实现的，整个过程并不会在中间引入额外的交叉耦合注入。这个前馈注入可以在第一比特位sar转换前引入，因此可以避免额外的冗余和缓解因sar转换过程的中间错误导致的过载问题。
128.根据本技术实施例的一种具体实施方式，所述共享动态放大器包括一个浮空反向放大电路、第一通道输入支路、第二通道输入支路、第一通道输出支路和第二通道输出支
路；
129.所述浮空反向放大电路包括第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端连接所述第一通道输入支路，所述第二输入端连接所述第二通道输入支路，所述第一输出端连接所述第一通道输出支路，所述第二输出端连接所述第二通道输出支路；
130.所述第一通道输入支路、所述第二通道输入支路、所述第一通道输出支路和所述第二通道输出支路均接入所述共模电平。
131.在具体实施方式中，如图4a、图4b和图4c所示，使用一个浮空反向放大器(fia)和一个稳定的输出共模(cm)电平来进行余量放大，以补偿信号衰减和一直来自于fir电容的噪声。
132.其中，所述浮空反向放大器fia的电路结构可以采用现有技术中的任意一种fia电路结构，本实施例对此不作限定。
133.由于两个通道的余量放大阶段是不重叠的，因此fia可以被两个通道所共享。这种共享的最大好处是放宽了对冗余的要求，从而可以覆盖整个失调范围。fia的失调会通过中间误差反馈回路提供给sar；引入一个额外的冗余范围来避免过载的风险是有必要的。与分离式fia相比，共享式fia对于每个通道贡献的失调量比较小，因此带来更小的冗余要求。
134.本技术实施例提供的基于时间交错噪声的模数转换电路全电路使用动态功耗，从而能够随不同的采样频率及过采样率osr而满足不同的带宽及精度的应用要求。
135.当打开dwa电路进行使用，可以测得信噪失真比sndr、信噪比snr和无杂散动态范围sfdr分别是73.5db、74.4db和86.6db。在输入两个-7.5dbfs的电平信号的情况下，在25.7mhz和26.2mhz下测得imd3为-81.6db和-80db。dr测试为74.7db，1v的电源下的总功耗损耗为3.07mw。因此可以算的schreier fom为173.4db，且在5个不同的芯片样品测得sndr仅有0.8db的变化。本实施例提出的模数转换器显著提高了品质因数foms。
136.参考图5，为本技术实施例提供的一种基于时间交错噪声的模数转换器的应用方法的方法流程示意图，本技术实施例提供的基于时间交错噪声的模数转换器的应用方法，如图5所示，所述基于时间交错噪声的模数转换器的应用方法包括：
137.步骤s501，通过第一通道转换电路在第一预设周期处理待转换电平和共模电平，以得到第一转换信号；
138.步骤s502，通过第二通道转换电路在第二预设周期处理所述待转换电平和所述共模电平，以得到第二转换信号；
139.步骤s503，通过多路复用器根据所述第一转换信号和所述第二转换信号进行预设计算，以输出一个数字电路信号。
140.根据本技术实施例的一种具体实施方式，所述第一转换信号或所述第二转换信号的噪声传递函数的计算公式为：
141.其中，ntf表示噪声传递函数，k
fb
表示反馈误差，k
ff
表示前馈误差，z-1kfb
表示一阶反馈误差，z-2kfb
表示二阶反馈误差，z-2kff
表示二阶前馈误差。
142.在具体实施例中，如图1中第一反馈误差电路的连接关系可知，反馈误差k
fb
的计算
公式为：
143.如图1中前馈误差电路的连接关系可知，前馈误差k
ff
的计算公式为：
[0144][0145]
其中，g表示共享动态放大器的增益，c
ff
为前馈误差电路中电容接地端的电容值，c
fb
为反馈误差电路中电容接地端的电容值，c
dac
为dac阵列的电容值。
[0146]
在本实施例提供的一种可实施情况中，上述各电容及增益值可取值如下：
[0147]cdac
＝1.4pf(single-end)；c
fb
＝138ff；c
ff
＝15ff；ca＝170ff；g＝12。
[0148]
综上所述，本技术实施例提供了一种本技术实施例提供的一种基于时间交错噪声的模数转换器及其应用方法，通过双通道ti-ns-sar模数转换电路的设置，能够有效扩大带宽，避免单通道ns-sar所面临的带宽限制。且本实施例中的模数转换器通过二阶反馈误差的噪声整形增强，使得电路无需任何校准都可以保证共享动态放大器能够满足需求的噪声整形效果。通过额外冗余位的设置，本实施例还避免了时间交错结构为sar带来的模数转换效率降低的影响。另外，上述实施例中提到的基于时间交错噪声的模数转换器的应用方法的具体实施过程，可以参见上述设备实施例的具体实施过程，在此不再一一赘述。
[0149]
在本技术所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和结构图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
[0150]
另外，在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。
[0151]
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是智能手机、个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0152]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。