一种小型化高精度抗干扰授时装置及方法

1.本发明属于卫星通信技术领域，具体涉及一种小型化高精度抗干扰授时装 置及方法。


背景技术：

2.高精度(纳秒量级)授时事关国家经济命脉和国家安全，处于战略核心位 置。当前的精密授时系统极大地依赖于卫星导航系统的大区域覆盖、高性能、 高可靠、高可用等能力,卫星导航系统易受到环境遮蔽或电磁干扰，其可用性和 服务能力存在较大的不确定性。基于卫星导航系统的单向授时是目前精度最高 的授时技术，授时精度最高可达15ns。对于要求授时精度为纳秒量级的用户来 说，只能使用如卫星共视(gnss common view，gnss cv)、卫星双向时间频 率传递(two way satellite time and frequency transfer，twstft)等高精度时间 比对系统。这些高精度时间传递系统的成本高且用户容量有限。
3.基于gnss的卫星授时技术仍然是目前主流的授时技术，如gnss单向授 时、北斗rnss授时、北斗rdss授时等，由于卫星导航信号到达地面强度弱 且易受干扰。随着电磁环境的日益复杂特别是军事对抗强度的日益加大，卫星 授时应用的潜在安全隐患已成为现实威胁，干扰对卫星授时的精度、可用性、 连续性和完好性都构成了严重威胁。目前，市场上可商用的授时设备多不具备 抗干扰功能，授时功能基于专用芯片实现，系统集成度不高，体积和功耗较大。


技术实现要素：

4.为解决现有技术中的不足，本发明提供一种小型化高精度抗干扰授时装置 及方法，利用fpga单芯片解决了抗干扰处理、gnss接收、信息处理以及时钟 驯服与保持等四个功能模块的实现，极大地简化了系统结构，降低了功耗、体 积和成本，提高了系统的集成度。
5.为达到上述目的，本发明所采用的技术方案是：一种授时装置，包括：天 线阵列，所述天线阵列与多通道射频信号处理模块电连接，所述多通道射频信 号处理模块与fpga控制芯片电连接；所述天线阵列，用于接收射频信号；所 述多通道射频信号处理模块，用于对接收到的射频信号进行下变频和模数转换， 获取第一信号；所述fpga控制芯片，用于对第一信号依次进行自适应抗干扰 处理、基带信号处理、时间和位置信息处理以及时钟驯服与保持，最终获取授 时结果。
6.进一步地，所述自适应抗干扰处理，具体包括：
7.1)将天线阵列中第k个接收天线上接收到的信号经过多通道射频信号处理 模块处理后在滤波器端的信号表示为：vk(t)；
8.2)通过选择第k个接收天线的第q个抽头上的权重系数w
kq
去控制滤波器 输入端的电压值z(t)：
[0009][0010]
其中，vk(t-qt)为t-qt时刻，第k个接收天线上接收到的信号经过多通道射 频信号处理模块处理后在滤波器端的信号的电压值，t为一个延时单元；k为天 线阵列中接收天线的总数，p为第k个天线的总抽头系数；
[0011]
各个抽头信号的权重系数为：
[0012]wt
＝[w
1,0
...w
1,p-1
...w
k,0
...w
k,p-1
]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)；
[0013]
3)接收信号矢量s可定义为：
[0014]st
＝[s1(0)...s1(p-1)...sk(0)...sk(p-1)]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)；
[0015]
其中，s为s矢量中的元素；
[0016]
4)则滤波器输出端信号可表示为：
[0017]zs
＝w
tsꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
[0018]
其中，zs为滤波器输出端信号，即第一信号；
[0019]
5)采用最小输出功率准则，得到权重系数的约束表达式为：
[0020][0021]
其中，w
opt
为最优化权重系数，r为接收天线阵列的协方差。
[0022]
进一步地，所述时钟驯服与保持，具体包括：
[0023]
1)首先将接收到的射频信号送入锁定检测模块，判断接收的射频信号是否 有效；
[0024]
2)若锁定检测射频信号有效，输入1pps到数字锁相环与系统时钟发生器 产生的1pps信号进行比对，得到时钟校正信息，经数模转换送入系统时钟发生 器校准系统时钟；
[0025]
3)启动训练学习模块，经dac后时钟校正信息进行存储、分析、建模， 学习时钟老化和温漂规律；
[0026]
4)当锁定检测到射频信号失效，自动切换到时钟自适应保持模块，利用训 练学习模块的结果来校准系统时钟发生器的输出。
[0027]
进一步地，所述fpga控制芯片与高稳时钟电连接，所述高稳时钟用于提 供时间和频率的参考信息。
[0028]
一种授时方法，包括：接收射频信号；对接收到的射频信号进行下变频和 模数转换，获取第一信号；对第一信号依次进行自适应抗干扰处理、基带信号 处理、时间和位置信息处理以及时钟驯服与保持，最终获取授时结果。
[0029]
与现有技术相比，本发明所达到的有益效果：
[0030]
(1)本发明利用fpga单芯片解决了抗干扰处理、gnss接收、信息处理 以及时钟驯服与保持等四个功能模块的实现，极大地简化了系统结构，降低了 功耗、体积和成本，提高了系统的集成度；
[0031]
(2)本发明采用闭环控制，通过对多通道射频信号处理、抗干扰处理、接 收信号处理、信息处理等模块的协同控制，采用时钟反馈环路控制，提升了授 时系统的精度、可靠性等综合性能；
[0032]
(3)本发明采用fpga单芯片处理，其内部连接主要通过软件实现端口映 射，提升了各个模块的适配性能和信息传输的可靠性。
附图说明
[0033]
图1是本发明实施例提供的一种小型化高精度抗干扰授时装置的系统组成 示意图；
[0034]
图2是本发明实施例提供的一种小型化高精度抗干扰授时装置的硬件结构；
[0035]
图3是本发明实施例提供的一种小型化高精度抗干扰授时装置的卫星信号 抗干扰算法示意图；
[0036]
图4是本发明实施例提供的一种小型化高精度抗干扰授时装置的时钟驯服 与保持的处理流程；
[0037]
图5是为检测本实施例所述授时接收机的性能，搭建的测试环境示意图；
[0038]
图6是本发明实施例中的pps稳定度测试曲线；图7是铷原子钟驯服频率准确度测试的结果。
具体实施方式
[0039]
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明 本发明的技术方案，而不能以此来限制本发明的保护范围。
[0040]
实施例一：
[0041]
如图1、图2所示，一种小型化高精度抗干扰授时装置，天线阵列与多通道 射频信号处理模块电连接，多通道射频信号处理模块与fpga控制芯片电连接； 天线阵列，用于接收射频信号；多通道射频信号处理模块，用于对接收到的射 频信号进行下变频和模数转换，获取第一信号；fpga控制芯片，用于对第一信 号依次进行自适应抗干扰处理、基带信号处理、时间和位置信息处理以及时钟 驯服与保持，最终获取授时结果。fpga控制芯片与高稳时钟电连接，高稳时钟 用于提供时间和频率的参考信息。
[0042]
多通道射频处理模块采用专用集成芯片对天线端信号进行下变频、滤波、 低噪放、模数转换等处理。
[0043]
自适应抗干扰处理利用自适应空时滤波算法来对抗宽窄带信号干扰，算法 模型如图3所示。处理步骤如下：
[0044]
1)将天线阵列中第k个接收天线上接收到的信号经过多通道射频信号处理 模块处理后在滤波器端的信号表示为：vk(t)；
[0045]
2)通过选择第k个接收天线的第q个抽头上的权重系数w
kq
去控制滤波器 输入端的电压值z(t)：
[0046][0047]
其中，vk(t-qt)为t-qt时刻，第k个接收天线上接收到的信号经过多通道射 频信号处理模块处理后在滤波器端的信号的电压值，t为一个延时单元；k为天 线阵列中接收天线的总数，p为第k个天线的总抽头系数；
[0048]
各个抽头信号的权重系数为：
[0049]wt
＝[w
1,0
...w
1,p-1
...w
k,0
...w
k,p-1
]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)；
[0050]
3)接收信号矢量s可定义为：
[0051]st
＝[s1(0)...s1(p-1)...sk(0)...sk(p-1)]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)；
[0052]
其中，s为s矢量中的元素；
[0053]
4)则滤波器输出端信号可表示为：
[0054]zs
＝w
tsꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
[0055]
其中，zs为滤波器输出端信号，即第一信号；
[0056]
5)采用最小输出功率准则，得到权重系数的约束表达式为：
[0057][0058]
其中，w
opt
为最优化权重系数，r为接收天线阵列的协方差，s为接收信号 矢量。抗干扰处理算法的核心思想是找到一个合适的权重系数，使得某项指标 达到最优，采用不同算法(如最小均方误差准则、最小输出功率准则等)，所衡 量的参数就不尽相同。
[0059]
基带信号处理，基带信号处理模块主要完成捕获和跟踪卫星信号。基带模 块的捕获跟踪能力和它的运算速度和稳定性有很大关系。信号捕获可以搜寻当 前的可见卫星，并初步估算出当前可见卫星信号的多普勒频移和粗略码相位。 由于接收机和卫星之间存在相对运动，所以捕获的卫星数据有一定的误差，需 要进一步信号跟踪。接收的卫星信号和本地产生的伪随机数码序列与本地载波 相关，取平方和来判断是否达到阈值，然后继续跟踪来细化码相位，确定载波 频率，以避免信号的丢失。最后经过导航数据解调模块解调出导航电文，再经 过伪距计算输出信号。
[0060]
高精度时钟驯服与保持，其实现结构如图4所示。具体包括：
[0061]
1)首先将接收到的射频信号送入锁定检测模块，判断接收的gnss信号是 否有效；
[0062]
2)若锁定检测射频信号有效，输入1pps(每秒发送1个分组数据包)到 数字锁相环(dpll)与系统时钟发生器产生的1pps信号进行比对，得到时钟 校正信息，经数模转换(dac)送入系统时钟发生器校准系统时钟；
[0063]
3)启动训练学习模块，经dac后时钟校正信息进行存储、分析、建模， 学习时钟老化和温漂规律；
[0064]
4)当锁定检测到射频信号失效，自动切换到时钟自适应保持模块，利用训 练学习模块的结果来校准系统时钟发生器的输出；
[0065]
5)系统时钟发生器分别给gnss接收处理模块、数字锁相环、dac等模 块提供时间和频率参考信息。
[0066]
利用gnss卫星信号解算出时间信息来校准时钟以获得较高的时钟精度， 是目前主流授时方案之一，由于gnss卫星信号到达地面强度弱，极易受干扰。 本发明将卫星信号抗干扰技术、gnss信号处理、信息处理技术以及时钟校准等 结合起来融合处理，利用单片fpga进行实现。传统授时接收机直接利用gnss 接收机解算出时间信息去校准时钟，采用开环控制，因此授时性能有限；本实 施例采用闭环控制，通过对多通道射频信号处理、抗干扰处理、接收信号处理、 信息处理等模块的协同控制，采用时钟反馈环路控制，提升了授时系
统的精度、 可靠性等综合性能；传统带抗干扰处理能力的授时接收机一般需要三个以上专 用芯片才能完成整个功能实现，如前端需要抗干扰处理芯片，gnss接收信号处 理需要gnss接收芯片，时钟驯服与保持需要一个cpu芯片；在本实施例中， 利用fpga单芯片解决了抗干扰处理、gnss接收、信息处理以及时钟驯服与保 持等四个功能模块的实现，极大地简化了系统结构，降低了功耗、体积和成本， 提高了系统的集成度；传统分立器件搭建的授时接收机中各个模块的信息传递 需要采用专用传输线连接而导致传输不可靠，本实施例中采用fpga单芯片处 理，其内部连接主要通过软件实现端口映射，提升了各个模块的适配性能和信 息传输的可靠性。
[0067]
为了更好获得守时性能，本实施例中采用铷原子钟作为主时钟源，多通道 射频信号处理模块采用专用集成芯片，fpga控制芯片选用xilinx zynq7035 系列fpga芯片。
[0068]
为了检测本实施例所述授时接收机的性能，搭建如图5所示的测试环境， 主要由干扰发射机、抗干扰天线阵列、gnss抗干扰授时接收机、高性能原子钟 (铯钟)、高精度时间间隔计数器以及上位机等组成。干扰发射机的中心频率与 gnss信号相同，为1268.52mhz，带宽为20.46mhz，信号类型为噪声式干扰 信号，干扰信号功率范围为-80dbm～10dbm。天线阵列是四阵列天线。gnss抗 干扰授时接收机输出1pps信息与高性能原子钟输出的1pps信号送入高精度时 间间隔计数器进行比对，并将比对结果送入上位机电脑进行分析。
[0069]
铷原子钟的短期稳定度好，但是铷原子钟的频率准确度和长期稳定度不好。 gnss输出的1pps信号，短期稳定度不好，但长期稳定度和频率准确度很好， 因此将铷原子钟锁定在gnss的1pps信号上，提高铷原子钟的频率准确度和长 期稳定度。下图6中以氢钟作为参考时钟，分别测试铷原子钟输出的时钟和 gnss的pps信号，然后对测量数据进行分析，从图6可以看出，gnss 1pps 频率准确度为2
×
10-8
。在跟踪卫星定时信号的运行条件下，对大于7天的连续 观察时间，2048khz时钟的频率准确度优于1
×
10-12
，测试结果如下图7所示。
[0070]
实施例二：
[0071]
基于实施例一所述的小型化高精度抗干扰授时装置，本实施例提供一种小 型化高精度抗干扰授时方法，包括：接收射频信号；对接收到的射频信号进行 下变频和模数转换，获取第一信号；对第一信号依次进行自适应抗干扰处理、 基带信号处理、时间和位置信息处理以及时钟驯服与保持，最终获取授时结果。
[0072]
自适应抗干扰处理，具体包括：
[0073]
1)将天线阵列中第k个接收天线上接收到的信号经过多通道射频信号处理 模块处理后在滤波器端的信号表示为：vk(t)；
[0074]
2)通过选择第k个接收天线的第q个抽头上的权重系数w
kq
去控制滤波器 输入端的电压值z(t)：
[0075][0076]
其中，vk(t-qt)为t-qt时刻，第k个接收天线上接收到的信号经过多通道射 频信号处理模块处理后在滤波器端的信号的电压值，t为一个延时单元；k为天 线阵列中接收天线的总数，p为第k个天线的总抽头系数；
[0077]
各个抽头信号的权重系数为：
[0078]wt
＝[w
1,0
...w
1,p-1
...w
k,0
...w
k,p-1
]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)；
[0079]
3)接收信号矢量s可定义为：
[0080]st
＝[s1(0)...s1(p-1)...sk(0)...sk(p-1)]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)；
[0081]
其中，s为s矢量中的元素；
[0082]
4)则滤波器输出端信号可表示为：
[0083]zs
＝w
tsꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
[0084]
其中，zs为滤波器输出端信号，即第一信号；
[0085]
5)采用最小输出功率准则，得到权重系数的约束表达式为：
[0086][0087]
其中，w
opt
为最优化权重系数，r为接收天线阵列的协方差，s为接收信号 矢量。
[0088]
时钟驯服与保持，具体包括：
[0089]
1)首先将接收到的射频信号送入锁定检测模块，判断接收的射频信号是否 有效；
[0090]
2)若锁定检测射频信号有效，输入1pps(每秒脉冲)到数字锁相环与系 统时钟发生器产生的1pps信号进行比对，得到时钟校正信息，经数模转换送入 系统时钟发生器校准系统时钟；
[0091]
3)启动训练学习模块，经dac后时钟校正信息进行存储、分析、建模， 学习时钟老化和温漂规律；
[0092]
4)当锁定检测到射频信号失效，自动切换到时钟自适应保持模块，利用训 练学习模块的结果来校准系统时钟发生器的输出。
[0093]
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通 技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变 形，这些改进和变形也应视为本发明的保护范围。