形成针对RF应用的复合结构的处理衬底的方法及处理衬底与流程

形成针对rf应用的复合结构的处理衬底的方法及处理衬底
技术领域
1.本发明涉及用于与高性能rf应用兼容的复合衬底的处理衬底。本发明还涉及形成这种处理衬底的方法。


背景技术：

2.高电阻率(hr)硅衬底是制造rf器件的最常用的处理衬底。hr硅衬底通常表现出大于1000ohm.cm的电阻率，更一般地，表现出大于5000ohm.cm的电阻率。
3.诸如soi(绝缘体上硅)之类的具有hr硅处理衬底的复合结构(包括或不包括处理衬底与掩埋氧化物之间的电荷俘获层)在射频(rf)领域是众所周知的。特别地，具有电荷俘获层的复合结构保证了在所述结构上生产的rf器件的高性能品质，条件是当该结构暴露于高温时(例如，在其制造期间或在rf器件的制造期间)，电荷俘获层不会受到损坏。例如，当由多晶硅制成的电荷俘获层再结晶时，即使是部分再结晶，复合结构和形成于其上的集成器件的rf性能品质都会受到影响，这显然是不可取的。
4.另一个问题来自于hr衬底的供应，随着rf器件的制造的增加，hr衬底的供应越来越受到限制。结果，这种材料变得越来越昂贵。
5.发明主题
6.本发明提出了一种提供适用于复合结构并且便于供应和制造工艺的处理衬底的替代解决方案，在该复合结构上可以生产高性能rf器件。


技术实现要素：

7.为了实现该目的，本发明的主题提出了一种用于复合结构的处理衬底，所述处理衬底包括：
[0008]-基础衬底，所述基础衬底由cz型(即，通过czochralski拉制获得的)单晶硅晶片上的硅外延层形成，所述单晶硅晶片具有10到500ohm.cm之间的电阻率，所述硅外延层表现出大于2000ohm.cm的电阻率以及从2到100微米范围内的厚度，
[0009]-钝化层，所述钝化层在所述硅外延层上并且与所述硅外延层接触，所述钝化层是非晶的或多晶的，
[0010]-电荷俘获层，所述电荷俘获层在所述钝化层上并且与所述钝化层接触。
[0011]
根据本发明的其他有利和非限制性特征，单独或根据任何技术上可实现的组合：
[0012]
·
所述钝化层是通过所述硅外延层的表面的碳化而形成的碳化硅层；
[0013]
·
所述钝化层是通过所述硅外延层的表面的氮化而形成的氮化硅层。
[0014]
本发明还涉及一种用于射频应用的复合结构，所述复合结构包括：
[0015]-如上所述的处理衬底，
[0016]-介电层，所述介电层在所述钝化层上并且与所述钝化层接触，
[0017]-薄膜，所述薄膜在所述介电层上，所述薄膜适于射频器件。
[0018]
本发明最后涉及一种形成用于复合结构的处理衬底的方法，所述方法包括以下步
骤：
[0019]
a)提供通过czochralski拉制获得的具有10到500ohm.cm之间的电阻率的单晶硅晶片；
[0020]
b)在通过czochralski拉制获得的所述单晶硅晶片上生长硅外延层，以形成基础衬底，所述硅外延层表现出大于2000ohm.cm的电阻率以及从2到100微米范围内的厚度；
[0021]
c)在所述硅外延层上形成钝化层，所述钝化层是非晶的或多晶的；
[0022]
d)在所述钝化层上生长多晶电荷俘获层。
[0023]
根据本发明的其他有利和非限制性特征，单独或根据任何技术上可实现的组合：
[0024]
·
步骤c)包括对所述硅外延层的表面进行碳化，以便形成由多晶碳化硅制成的钝化层；
[0025]
·
步骤c)的碳化包括将所述基础衬底在低于大气压的压力下暴露于单一碳前体，以便在所述硅外延层的表面上形成至少5nm厚度的由多晶碳化硅制成的钝化层；
[0026]
·
所述单一碳前体表现出在700℃至1200℃之间的温度；
[0027]
·
步骤c)包括对所述硅外延层的表面进行氮化，以便形成由非晶氮化硅制成的钝化层；
[0028]
·
所述钝化层表现出至少10nm的厚度；
[0029]
·
所述电荷俘获层具有大于5或10微米的厚度；
[0030]
·
所述电荷俘获层由多晶硅制成；
[0031]
·
步骤b)、步骤c)和步骤d)都是在外延设备中原位连续进行的；
[0032]
·
步骤b)在第一反应器中进行，并且步骤c)和步骤d)在第二反应器中进行，并且其中，所述基础衬底从所述第一反应器到所述第二反应器的转移是在不破坏真空的情况下进行的。
附图说明
[0033]
参照附图，本发明的其他特征和优点将从下面的本发明的详细描述中变得明显，附图中：
[0034]
图1表示根据本发明的处理衬底；
[0035]
图2表示根据本发明的复合结构。
具体实施方式
[0036]
在描述部分中，可以在附图中使用相同的附图标记来表示相同类型的元件。这些附图是概略表示，出于可读性的目的，它们不是按比例的。特别地，层沿着z轴的厚度相对于沿着x和y轴的横向尺寸不成比例；并且在附图中不必考虑层相对于彼此的厚度。
[0037]
图1概略地表示了根据本发明的用于复合衬底的处理衬底100。处理衬底100可以以圆形切片的形式提供，其具有标准化尺寸，例如，直径为200mm或300mm，甚至为450mm。然而，本发明决不限于这些尺寸或这种形状。
[0038]
处理衬底100包括由位于硅晶片1上的硅外延层2形成的基础衬底12。所述硅晶片1通常具有几百微米的厚度并且表现出从10到500ohm.cm范围内的标准电阻率。可以优先考虑通过czochralski拉制获得的单晶硅，这是一种广泛可用的材料。
[0039]
硅外延层2表现出大于2000ohm.cm的电阻率，优选地在2000ohm.cm到20000ohm.cm之间。这样，易于在硅外延层中移动的电荷、空穴或电子的密度受到限制。所述外延层2具有从2到100微米范围内的厚度。
[0040]
处理衬底100还包括在基础衬底12上的电荷俘获层4。电荷俘获层4的功能是俘获任何可能存在于处理衬底100中的电荷载流子并限制其迁移。
[0041]
出于可用性和成本的原因，电荷俘获层4优选地由多晶硅制成。然而，电荷俘获层4可以由另一种半导体和多晶材料形成，或者电荷俘获层4可以包括由另一种半导体和多晶材料制成的部分。例如，电荷俘获层4可能涉及锗、硅-锗，等等。
[0042]
在所有情况下，多晶电荷俘获层4表现出通常大于3000ohm.cm的高电阻率。为此，该层不特意掺杂，也就是说，该多晶电荷俘获层4表现出小于10
14
atoms/cm3的掺杂剂浓度。它可以富含氮或碳，以便改善其电阻率特性。
[0043]
多晶电荷俘获层4的厚度可以大于0.5微米，或大于5微米，甚至大于10微米。无论其厚度大于还是小于这些限制，电荷俘获层4都可以由尺寸在10nm至1000nm之间的晶粒组成。
[0044]
处理衬底100还包括插入在基础衬底12与多晶电荷俘获层4之间的非晶或多晶钝化层3。钝化层3直接形成在硅外延层2上并且使得可以在该钝化层3上生长多晶电荷俘获层4。该层是防止电荷俘获层4在高温处理期间再结晶所必需的。
[0045]
因此，钝化层3可以在制造处理衬底100以及随后的复合结构110和rf器件所必需的高温工艺的实施期间保持非晶或多晶形式。通常，在从950℃到1200℃范围内的温度下，处理衬底100要承受的热预算为数小时至10小时的量级。
[0046]
钝化层3可以具有不同的性质。有利地，钝化层3由通过硅外延层2的自由表面的碳化而形成的多晶碳化硅层构成。另选地，钝化层3可以由通过硅外延层的表面的氮化而形成的氮化硅层构成。
[0047]
当然，钝化层3可以使用其他不同性质的材料，只要它满足微电子学的要求，并在整体热平衡后保持其非晶或多晶结构直至rf器件完成。
[0048]
通常，钝化层3可以具有至少2nm的厚度，优选地至少10nm的厚度。
[0049]
因此，处理衬底100由基础衬底12、钝化层3和多晶电荷俘获层4构成，该基础衬底12由位于单晶硅晶片1上的硅外延层2形成，该钝化层3与硅外延层2直接接触，该多晶电荷俘获层4在钝化层3上并且直接接触钝化层3。不旨在纳入其他层，特别是电绝缘层，因为这可能会改变所提出的处理衬底100的性质。
[0050]
处理衬底100可以可选地包括直接位于电荷俘获层4上的介电层5。所述介电层5(其为可选的)可以便于处理衬底100与另一衬底的组装。介电层5例如可以由氧化硅或氮化硅制成。
[0051]
图2表示根据本发明的复合结构110，该复合结构110包括如上所述的处理衬底100。从该图中可以非常清楚地看出，该复合结构包括在处理衬底100上的介电层5以及在介电层5上的优选地由单晶材料制成的薄膜6。例如但不限于，薄膜6可以由诸如硅的半导体材料或诸如钽酸锂(litao3)、铌酸锂(linbo3)、铝酸锂(lialo3)、钛酸钡(batio3)、锆钛酸铅(pbzrtio3)、铌酸钾(knbo3)、锆酸钡(bazro3)、钛酸钙(catio3)、钛酸铅(pbtio3)、钽酸钾(ktao3)等压电材料制成。
[0052]
图2的复合结构110可以由处理衬底100以多种方式形成，但有利地，这种形成包括将薄膜6转移到处理衬底100上的步骤。众所周知，这种转移通常是通过将供体衬底的面组装在处理衬底100上来进行的。这可以在存在或不存在介电层5的情况下进行。
[0053]
当薄膜6由压电材料制成时，其晶体取向是根据预期应用来选择的。对于由钽酸锂litao3制成的表面声波滤波器，通常选择30
°
至60
°
xy之间或者40
°
至50
°
xy之间的取向。对于铌酸锂linbo3，通常选择128
°
xy左右的取向。然而，本发明决不限于压电薄膜的特定晶体取向。供体衬底可以是从由铁电材料制成的锭取出的，使得该供体衬底表现出选定的晶体取向。另选地，供体衬底可以包括由与支撑衬底组装的铁电材料制成的厚层。
[0054]
在该组装步骤之后，供体衬底的厚度被减小，以便形成薄膜6。该减小步骤可以通过机械或化学减薄来进行。也可以通过例如根据smart cut
tm
技术的原理在预先引入供体衬底中的脆弱区域处断裂来进行该减小步骤。
[0055]
对薄膜6进行精加工的步骤(例如，抛光步骤、在还原性或中性气氛下的热处理或牺牲氧化)可以在厚度减小步骤之后连接在一起。
[0056]
当供体衬底是块衬底(即，不包括集成器件)时，形成包括根据本发明的处理衬底100的“绝缘体上半导体”类型的复合结构110，其中，薄膜6是原始半导体层。然后可以使用复合结构110来形成集成器件。
[0057]
当供体衬底已经被预处理以便在其表面上形成集成器件时，可以将包括所述器件的薄膜6转移到处理衬底100上，从而形成根据本发明的具有处理衬底100上的集成器件层的复合结构110。
[0058]
根据本说明书的处理衬底100的制造可通过提供标准材料并通过使用工业的常规外延/沉积设备来实现。
[0059]
首先，该方法包括步骤a)，其包括提供通过czochralski拉制获得的并且具有从10到500ohm.cm范围内的电阻率的单晶硅晶片1。
[0060]
接下来的步骤b)包括在硅晶片1上生长硅外延层2，以便形成基础衬底12。为此，将硅晶片1放置在外延设备的反应器(或腔室)中。可以在外延生长之前制备硅晶片1，以便清洁其表面(即，去除有机或金属掺杂剂或颗粒污染物)并从其表面去除原生氧化物层。清洁通常利用常规的湿法清洁处理来进行。可以在将硅晶片1放入反应器之前，通过湿法或干法化学蚀刻进行脱氧；也可以通过将反应器中的硅晶片1在至少900℃的温度下暴露于还原性气氛来进行脱氧。
[0061]
步骤b)的目标是生长本征硅外延层2。该本征硅外延层2的电阻率大于2000ohm.cm，并且其厚度范围为2至100微米。
[0062]
有利地，硅层的外延生长在从1000℃到1200℃范围内的高温下、在大气压或减压下利用常规气态硅源(诸如，三氯甲硅烷(tcs)、二氯甲硅烷(dcs)或硅烷(sih4))进行。
[0063]
根据本发明的方法然后包括步骤c)，其包括在硅外延层2上形成非晶或多晶钝化层3。
[0064]
根据第一种选择，所述钝化层3的形成在与用于外延生长的反应器相同的反应器中进行。这是有利的，因为基础衬底12在受控气氛下保持原位。一方面，这避免了破坏真空，从而改善了粗处理时间和方法的总体效率；另一方面，它防止基础衬底12捕获源自环境大气的污染物，诸如，可能存在于洁净室中的硼颗粒或残留物。因此，可以保护并维持硅外延
层2与钝化层3之间的界面具有高电阻率。
[0065]
根据第二种选择，钝化层3的形成在与用于硅外延层的第一反应器共享相同转移模块的第二反应器中、在真空或氩气或氮气气氛下进行。再次，真空没有被破坏并且基础衬底12在受控气氛下保持原位，防止非原位污染并保证硅外延层2与钝化层3之间的界面表现出高电阻率。此外，第二种选择便于反应器的清洁。这是因为如果没有进行过碳化或氮化，则可以更容易地去除在外延生长期间沉积在第一反应器内壁上的外延硅材料(从几微米到几十微米)。在第二反应器中通过碳化或氮化形成的钝化层3仅形成在硅材料上，即，仅形成在硅外延层上。所以，这对位于第二反应器内部的部分没有影响，因为碳化和氮化是在源气体与硅表面之间发生的反应。在分开的第一反应器和第二反应器中进行步骤b)和步骤c)的事实使得可以更好地管理腔室的清洁和性能品质。
[0066]
当然，根据第三种选择，可以将基础衬底12从第一反应器中移除，以便将其返回到洁净室的气氛中。在这种情况下，可以在形成钝化层之前制备基础衬底12，以便清洁硅外延层的表面(即，去除有机或金属掺杂剂或颗粒污染物)并从所述表面去除原生氧化物层。清洁可以利用常规的湿法清洁处理来进行。脱氧可以通过湿法或干法化学蚀刻来进行。另选地，可以在将基础衬底12装载到反应器中之后，通过在至少800℃的温度下将其暴露于还原性气氛来进行脱氧。然而，该步骤不是强制性的，并且可以保留该原生氧化物。这是因为，在不产生绝缘效应(因隧穿效应而通过该层传导)的情况下，从1nm到2nm的厚度已经足够薄了，只要将来的热处理不会使其通过分解而完全消失。
[0067]
根据上述任一种选择，在已经放置在反应器中之后，基础衬底12经历钝化层3的形成。
[0068]
根据第一实施方式，步骤c)包括硅外延层2的自由表面的碳化，以便形成由多晶碳化硅制成的钝化层3。
[0069]
为此，将基础衬底12(更具体地，硅外延层2的自由表面)在低于大气压的压力下(例如，在0.01托至760托之间)暴露于单一碳前体气体。碳前体气体可以由甲烷(ch4)、乙烷(c2h6)、丙烷(c3h8)、乙炔(c2h2)、乙烯(c2h4)等组成。前体气体可以在700℃至1200℃之间的温度下被引入反应器(或在反应器内部加热)，使得碳基实体在硅外延层2的表面上进行成核(nucleation)。也可以将载气流(例如，h2)同时引入到腔室中，但是除了碳前体气体之外没有其他前体气体流过基础衬底12。通过避免碳基实体与第二前体的其他实体反应，碳基化合物在反应器壁上的沉积受到限制，并且避免了颗粒的产生。
[0070]
令人惊讶地观察到，当该碳化步骤在低于760托的降低的碳分压下进行时，碳基实体的成核发生在表面上的孤立岛(isolated islet)上。然后，基础晶片的硅原子扩散到碳岛中，形成化学计量的或接近化学计量状态的3c/6h和4h类型的碳化硅岛。这些岛合并形成相对厚的多晶碳化硅层。当碳前体气体流维持几分钟时，多晶层的厚度增加到几纳米。
[0071]
在特定示例中，由c3h8与h2以180sccm/5slm的比例混合制成的碳前体气体被引入腔室中并在10托的压力下循环5分钟并被加热至1000℃。然后在硅外延层2的表面上观察到由具有10nm厚度的碳化硅制成的多晶钝化层3。
[0072]
当碳化步骤在大于760托的较高碳分压下进行时，在基础衬底12的表面上会发生完全不同的现象。碳基实体在表面上以高密度进行成核并阻止硅原子从该表面扩散。然后，结晶或部分结晶的碳层以3c结构在表面上与硅晶格对齐地缓慢生长。这样的层通常在沉积
10分钟后表现出2nm的厚度。
[0073]
因此，在基础衬底12上以降低的碳分压循环单一碳前体气体似乎是用于形成相对厚(大于5nm或10nm)的多晶碳化硅层的非常有效的手段。这种钝化层3是有利的，因为凭借其多晶性质，它因此使得可以制备和保持在其上生长的电荷俘获层4的多晶性质。此外，相对大厚度的钝化层形成得相当快，并构成有效的扩散屏障，以防止掺杂实体从基础衬底12迁移到电荷俘获层4。
[0074]
此外，已经观察到，在降低的碳分压下，这种碳化步骤在由碳化硅制成的钝化层3中纳入了非常少的掺杂剂(例如，硼)。测量结果示出，在这样的层中硼浓度小于10
14
atoms/cm3。据信，掺杂剂实体(可能存在于基础衬底12的表面处或被纳入基础衬底12中)在碳化硅层形成期间从碳化硅层扩散出来，并与前体气体和载气一起从沉积腔室(或反应器)中排出。
[0075]
根据第二实施方式，步骤c)包括硅外延层2的自由表面的氮化，以便形成由氮化硅制成的钝化层3。
[0076]
为此，将基础衬底12(更具体地，硅外延层2的自由表面)在例如0.1托至760托之间的压力下暴露于氮前体气体。前体气体可以由氨气(nh3)组成。前体气体可以在800℃至1300℃之间的温度下被引入腔室(或在腔室内部加热)，使得氮基实体在硅外延层2的表面上进行成核。
[0077]
在步骤c)之后，获得由氮化硅制成的钝化层。这种钝化层通常在氮化10秒种至60分钟后表现出小于10nm的厚度。
[0078]
这种钝化层3是有利的，因为凭借该钝化层3在硅上的非外延性质，钝化层3因此使得可以制备和保持在其上生长的电荷俘获层4的多晶性质。钝化层3仅在硅上相当快速地形成，并构成有效的扩散屏障，以防止掺杂物质从基础衬底12迁移到电荷俘获层。
[0079]
基于第一实施方式和第二实施方式中的任一实施方式，在基础衬底12上生长钝化层3之后，使另一前体气体流在1000℃左右的温度下通过反应器，以便以常规方式形成多晶电荷俘获层4：这是根据本发明的方法的步骤d)。前体气体循环的持续时间决定了多晶层4的厚度，并且可以将该持续时间选择为使得生长5微米、10微米或更大的层。
[0080]
有利地，钝化层3和多晶电荷俘获层4在同一反应器或腔室中原位形成。这避免了掺杂剂或源自环境大气的污染物污染叠层，并保留了处理衬底100的高电阻率特性。
[0081]
为了完整起见，处理衬底100可以设置有以常规方式沉积的介电层5，例如，氧化硅或氮化硅。也可以对所述介电层5和/或多晶电荷俘获层4进行抛光，以便提供与将薄膜6转移到所述处理衬底100上的常规步骤兼容的处理衬底100的上表面。
[0082]
当然，本发明不限于所描述的实施方式，并且在不脱离由权利要求限定的本发明的范围的情况下，可以促成另选实施方式。