一种信号转换装置及显示器的制作方法

1.本实用新型涉及信号处理技术领域，具体涉及一种信号转换装置及显示器。


背景技术：

2.近年来，随着mipi标准的不断完善以及mipi屏产品种类的丰富，基于mipi接口协议的显示屏被应用于不同的领域，而随着mipi接口协议的显示屏的广泛应用，lvds信号转mipi信号的功能实现成为目前亟待解决的技术问题；其中，mipi(mobile industry processor interface，移动产业处理器接口)是mipi联盟发起的为移动应用处理器指定的开放标准，lvds指的是低压差分信号(low voltage differential signaling)。
3.为了解决上述技术问题，目前现有技术主要采用asic桥接芯片实现lvds信号转mipi信号。然而，虽然采用asic桥接芯片可以实现lvds信号转mipi信号，但是因asic桥接芯片存在成本高、功耗大、灵活性不足等缺陷，导致该采用asic桥接芯片实现信号转换时存在成本高、功耗大以及灵活性不足的问题。


技术实现要素：

4.有鉴于此，本实用新型提供一种信号转换装置及显示器，以解决现有技术中采用asic桥接芯片实现lvds信号转mipi信号成本较高的技术问题。
5.本实用新型实施例第一方面提供一种信号转换装置，包括：信号转换电路、初始化电路以及打包输出电路，所述信号转换电路、初始化电路以及打包输出电路设置在fpga芯片上，所述信号转换电路连接所述打包输出电路，所述初始化电路连接所述打包输出电路，所述信号转换电路接收外部输入的低压差分信号，将所述低压差分信号进行转换输出rgb信号；所述初始化电路生成初始化信号发送至所述打包输出电路；所述打包输出电路接收所述rgb信号以及所述初始化信号，将所述rgb信号以及所述初始化信号打包输出mipi信号。
6.可选地，该信号转换装置还包括：信号检测电路，所述信号检测电路的输入端连接所述信号转换电路的输出端，所述信号检测电路的输出端连接所述打包输出电路的输入端，所述信号检测电路接收所述信号转换电路输出的rgb信号，判断所述rgb信号在预设范围内时，输出第一信号；所述打包输出电路接收所述rgb信号、第一信号以及所述初始化信号，将所述rgb信号以及所述初始化信号打包输出mipi信号。
7.可选地，该信号转换装置还包括：屏保电路，所述屏保电路连接所述打包输出电路，所述屏保电路生成屏保信号发送至所述打包输出电路；所述信号检测电路接收所述信号转换电路输出的rgb信号，判断所述rgb信号不在预设范围内时，输出第二信号；所述打包输出电路接收所述屏保信号、第二信号以及所述初始化信号，将所述屏保信号以及所述初始化信号打包输出屏保mipi信号。
8.可选地，所述信号转换电路包括：延时电路、串并转换电路以及数据恢复合并电路，所述延时电路的输出端连接所述串并转换电路的输入端，所述串并转换电路的输出端
连接所述数据恢复合并电路的输入端，所述延时电路接收外部输入的低压差分信号，将所述低压差分信号进行补偿处理；所述串并转换电路对补充处理后的低压差分信号进行串并转换处理；所述数据恢复合并电路将串并转换处理后的低压差分信号转换为rgb信号。
9.可选地，所述延时电路包括：第一延时单元，接收外部输入的第一通道的低压差分信号，对第一通道的低压差分信号进行补偿处理；第二延时单元，接收外部输入的第二通道的低压差分信号，对第二通道的低压差分信号进行补偿处理。
10.可选地，所述串并转换电路包括：第一串并转换单元，与所述第一延时单元连接，用于对补偿处理后的第一通道的低压差分信号进行串并转换处理；第二串并转换单元，与所述第二延时单元连接，用于对补偿处理后的第二通道的低压差分信号进行串并转换处理。
11.可选地，该信号转换装置还包括：第一锁相环电路和同步控制电路，所述第一锁相环电路连接所述延时电路及串并转换电路，所述同步控制电路连接所述第一锁相环电路及串并转换电路，所述第一锁相环电路接收补偿处理后的低压差分信号，对补偿处理后的低压差分信号中的时钟信号进行第一分频处理；所述同步控制电路接收补偿处理后的低压差分信号，对补偿处理后的低压差分信号中的是时钟信号进行采样点定位。
12.可选地，该信号转换装置还包括：存储电路、下载接口电流源以及时钟电路，所述时钟电路连接所述信号转换电路，所述存储电路存储fpga芯片的上电自加载的应用程序；所述下载接口模块对所述fpga芯片中的存储单元进行编程，以及对所述存储模块中存储的应用程序进行下载；所述时钟电路向所述fpga芯片提供逻辑编程的驱动时钟。
13.可选地，和第二锁相环电路，所述第二锁相环电路连接所述时钟电路和所述打包输出电路，所述第二锁相环电路对所述时钟模块提供的驱动时钟进行第二分频处理，并根据分频处理后的时钟信号向所述打包输出电路提供工作时钟。
14.本实用新型实施例第二方面提供一种显示器，所述显示器包括：本实用新型实施例第一方面及第一方面任一项所述的信号转换装置；显示屏，所述显示屏适于接收所述信号转换装置输出的mipi信号，根据所述mipi信号进行图像显示。
15.本实用新型技术方案，具有如下优点：
16.本实用新型技术方案提供的信号转换装置，采用fpga芯片上的信号转换电路、初始化电路以及打包输出电路实现信号转换、初始化以及打包输出功能，由此利用fpga内部丰富的逻辑资源，通过灵活高效的电路设计，实现了lvds信号到mipi信号的转换，避免了高成本的asic桥接芯片的使用；同时初始化电路的设计可以在打包输出电路中打包初始化信号，实现了对后续屏体驱动的初始化功能。因此，该信号转换装置实现了低成本的信号转换以及初始化功能。
17.本实用新型实施例提供的信号转换装置，通过在fpga芯片1上设置初始化电路、屏保电路和信号检测电路，由信号检测电路对信号转换电路生成的rgb信号进行检测，当信号正常时，可以输出由初始化信号和rgb信号打包生成的mipi信号，实现后续显示屏初始化后的rgb信号的正常显示。此外，当信号异常时，还可以输出由初始化信号和屏保信号生成的屏保mipi信号，实现显示屏在初始化后的屏保画面显示。
18.本实用新型实施例提供的显示器，在fpga芯片上设置信号转换电路、初始化电路以及打包输出电路实现信号转换、初始化以及打包输出功能，由此利用fpga内部丰富的逻
辑资源，通过灵活高效的电路设计，实现了lvds信号到mipi信号的转换，避免了高成本的asic桥接芯片的使用；同时初始化电路的设计可以在打包输出电路中打包初始化信号，实现了对显示屏体驱动的初始化功能。因此，该显示器实现了低成本的信号转换以及初始化功能。
附图说明
19.为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1为本实用新型实施例中信号转换装置的结构框图；
21.图2为本实用新型另一实施例中信号转换装置的结构框图。
具体实施方式
22.正如在背景技术中所述，目前驱动高分辨率oled手机屏、平板屏幕等实现显示功能的均为mipi信号，而其他装置输出显示驱动信号大多lvds信号。因此，需要将lvds信号转化为mipi信号。现有实现lvds转mipi的功能芯片基本为专用信号桥接芯片，此类芯片成本较高，且无法对显示屏体进行初始化，需要额外设计初始化器件。
23.基于此，本实用新型实施例第一方面提供一种信号转换装置，该信号转换装置包括：信号转换电路、初始化电路以及打包输出电路，所述信号转换电路、初始化电路以及打包输出电路设置在fpga芯片上，所述信号转换电路连接所述打包输出电路，所述初始化电路连接所述打包输出电路，所述信号转换电路接收外部输入的低压差分信号，将所述低压差分信号进行转换输出rgb信号；所述初始化电路生成初始化信号发送至所述打包输出电路；所述打包输出电路接收所述rgb信号以及所述初始化信号，将所述rgb信号以及所述初始化信号打包输出mipi信号。
24.下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
25.在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
26.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
27.此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
28.本实用新型实施例提供一种信号转换装置，如图1所示，该信号转换装置包括：信号转换电路10、初始化电路20以及打包输出电路30，所述信号转换电路10、初始化电路20以及打包输出电路30设置在fpga芯片1上，所述信号转换电路10连接所述打包输出电路30，所述初始化电路20连接所述打包输出电路30，所述信号转换电路10接收外部输入的低压差分信号，将所述低压差分信号进行转换输出rgb信号；所述初始化电路20生成初始化信号发送至所述打包输出电路30；所述打包输出电路30接收所述rgb信号以及所述初始化信号，将所述rgb信号以及所述初始化信号打包输出mipi信号。在一实施方式中，该fpga芯片1可以采用现有的fpga芯片1型号，本实用新型实施例对此不做限定。例如，fpga芯片1可以选择spartan 6系列芯片，其具有高速lvds接口，同时搭配有fpga架构，使得该fpga芯片1可以满足上述电路功能。
29.本实用新型实施例提供的信号转换装置，采用fpga芯片1上的信号转换电路10、初始化电路20以及打包输出电路30实现信号转换、初始化以及打包输出功能，由此利用fpga内部丰富的逻辑资源，通过灵活高效的电路设计，实现了lvds信号到mipi信号的转换，避免了高成本的asic桥接芯片的使用；同时初始化电路20的设计可以在打包输出电路30中打包初始化信号，实现了对后续屏体驱动的初始化功能。因此，该信号转换装置实现了低成本的信号转换以及初始化功能。
30.作为本实用新型实施例的一种可选的实施方式，该信号转换装置还包括：存储电路、下载接口电流源以及时钟电路，所述时钟电路连接所述信号转换电路10，所述存储电路存储fpga芯片1的上电自加载的应用程序；所述下载接口模块对所述fpga芯片1中的存储单元进行编程，以及对所述存储模块中存储的应用程序进行下载；所述时钟电路向所述fpga芯片1提供逻辑编程的驱动时钟。其中，该信号转换装置还包括lvds接口电路，用于接收双通道的低压差分信号。当采用该信号转换为mipi信号时，该低压差分信号包括基于低压差分协议的视频数据。
31.在一实施方式中，存储模块采用flash存储单元实现，其所存储的fpga芯片1的上电自加载的应用程序为fpga芯片1所要执行的具体功能的比特流文件，例如本实施例中，该应用程序为将双通道lvds信号转换为mipi信号的比特流文件；此外，下载接口模块采用现有的jtag下载模块实现，由于jtag下载接口发送符合国际标准jtag协议的tck、tms、tdi信号时序，并同时检测和接收jtag协议的tdo信号，因此其支持内部sram和外部flash两种下载模式。
32.具体地，lvds接口电路可采用现有的lvds接口电路实现，此处不做具体描述；时钟模块采用频率为50mhz的有源晶振实现，其主要作用是为fpga芯片1提供逻辑编程的驱动时钟。
33.作为本实用新型实施例的一种可选的实施方式，如图2所示，该信号转换装置还包括：信号检测电路40，所述信号检测电路40的输入端连接所述信号转换电路10的输出端，所述信号检测电路40的输出端连接所述打包输出电路30的输入端，所述信号检测电路40接收所述信号转换电路10输出的rgb信号，判断所述rgb信号在预设范围内时，输出第一信号；所述打包输出电路30接收所述rgb信号、第一信号以及所述初始化信号，将所述rgb信号以及
所述初始化信号打包输出mipi信号。
34.在一实施方式中，信号检测电路40可采用现有的信号检测电路40实现，例如，采用fpga芯片1上多个逻辑单元组合实现该信号检测功能，此处不做具体描述。具体地，信号检测电路40可以检测rgb信号中的关键信号，判断其有无或者是否异常，当信号正常时，输出第一信号，由此可以将该rgb信号和初始化信号共同打包生成mipi信号。其中，在mipi信号中打包初始化信号发送至显示屏时，可以设置屏体的初始状态，保证屏体能够正确显示该rgb信号。初始化信号传输时，可以通过mipi信号的0通道发送至显示屏。
35.作为本实用新型实施例的一种可选的实施方式，该信号转换装置还包括：屏保电路50，所述屏保电路50连接所述打包输出电路30，所述屏保电路50生成屏保信号发送至所述打包输出电路30；所述信号检测电路40接收所述信号转换电路10输出的rgb信号，判断所述rgb信号不在预设范围内时，输出第二信号；所述打包输出电路30接收所述屏保信号、第二信号以及所述初始化信号，将所述屏保信号以及所述初始化信号打包输出屏保mipi信号。
36.在一实施方式中，屏保电路50可采用现有的屏保电路50实现，例如，采用fpga芯片1上多个逻辑单元组合实现该信号检测功能，此处不做具体描述。具体地，在信号检测电路40检测到rgb信号异常时，则该信号无法输出给显示屏进行显示，由此可以输出第二信号。此时，可以将屏保信号和初始化信号打包生成屏保mipi信号。当显示屏收到该信号时，可以在初始化之后，显示屏保画面。
37.本实用新型实施例提供的信号转换装置，通过在fpga芯片1上设置初始化电路20、屏保电路50和信号检测电路40，由信号检测电路40对信号转换电路10生成的rgb信号进行检测，当信号正常时，可以输出由初始化信号和rgb信号打包生成的mipi信号，实现后续显示屏初始化后的rgb信号的正常显示。此外，当信号异常时，还可以输出由初始化信号和屏保信号生成的屏保mipi信号，实现显示屏在初始化后的屏保画面显示。
38.作为本实用新型实施例的一种可选的实施方式，所述信号转换电路10包括：延时电路11、串并转换电路12以及数据恢复合并电路13，所述延时电路11的输出端连接所述串并转换电路12的输入端，所述串并转换电路12的输出端连接所述数据恢复合并电路13的输入端，所述延时电路11接收外部输入的低压差分信号，将所述低压差分信号进行补偿处理；所述串并转换电路12对补充处理后的低压差分信号进行串并转换处理；所述数据恢复合并电路13将串并转换处理后的低压差分信号转换为rgb信号。
39.在一实施方式中，延时电路11与lvds接口电路连接，当lvds接口电路接收双通道的信号时，第一通道lvds信号和第二通道lvds信号之间存在细微偏差，为了消除该细微偏差对两个通道中lvds信号传输的影响，设置延时电路11对两个通道中的低压差分协议的视频数据进行补偿处理，以消除偏差。具体地，所述延时电路11包括：第一延时单元，接收外部输入的第一通道的低压差分信号，对第一通道的低压差分信号进行补偿处理；第二延时单元，接收外部输入的第二通道的低压差分信号，对第二通道的低压差分信号进行补偿处理。
40.在一实施方式中，所述串并转换电路12包括：第一串并转换单元，与所述第一延时单元连接，用于对补偿处理后的第一通道的低压差分信号进行串并转换处理；第二串并转换单元，与所述第二延时单元连接，用于对补偿处理后的第二通道的低压差分信号进行串并转换处理。具体实施时，第一串并转换单元和第二串并转换单元可以采用现有的串并行
转换电路实现，其具体工作过程可参考现有的串并行转换电路，此处不做具体限制。其中，串并转换模块用于实现补偿处理后的双通道的低压差分信号的串并转换，其主要是实现lvds信号7:1数据的1:7串并转换。
41.在一实施方式中，数据恢复合并电路13采用现有的rgb数据恢复及奇偶像素的rgb数据合并电路实现。由于fpga芯片1接收到的lvds接口电路发送的信号为低压差分信号，而该双通道的低压差分信号经过延时电路11与串并转换电路12转换后，变为第一通道的低压差分信号和第二通道的低压差分协议的信号，因此为了在显示的时候对lvds接口电路接收到的信号进行准确显示，需要将第一通道的低压差分信号根据lvds传送协议恢复为第一rgb数据，该第一rgb数据中包括奇像素的rgb数据，而将第二通道的低压差分信号根据lvds传送协议恢复为第二rgb数据，该第二rgb数据中包括偶像素的rgb数据，进而将奇像素的rgb数据和偶像素的rgb数据进行合并，以显示出正确的一行rgb数据，从而实现lvds接口电路接收到的信号的准确显示。
42.作为本实用新型实施例的一种可选的实施方式，打包输出电路30主要采用现有的mipi打包控制电路实现，其主要是按照现有的显示屏的mipi接口协议对每行rgb数据进行打包处理。在一实施方式中，如图2所示，该信号转换装置还包括第一发送电路31和第二发送电路32，第一发送电路31和第二发送电路32分别连接打包输出电路30。其中，第一发送电路31用于将打包好的rgb数据以高速发送模式输出；第二发送电路32用于将打包输出电路30输出的数据以低速发送模式输出。
43.具体实施时，第一发送电路31可采用现有的mipi hs发送控制电路实现，而第二发送电路32可采用现有的mipi lp发送控制电路实现，该mipi hs发送控制电路主要用于数据的高速传输，而mipi lp发送控制电路主要用于数据的低速传输，而其在进行数据的低速传输时，所传输的数据主要为控制类信号。
44.作为本实用新型实施例的一种可选的实施方式，如图2所示，该信号转换装置还包括：第一锁相环电路60、第二锁相环电路70和同步控制电路80，所述第一锁相环电路60连接所述延时电路11及串并转换电路12，所述同步控制电路80连接所述第一锁相环电路60及串并转换电路12，所述第一锁相环电路60接收补偿处理后的低压差分信号，对补偿处理后的低压差分信号中的时钟信号进行第一分频处理；所述同步控制电路80接收补偿处理后的低压差分信号，对补偿处理后的低压差分信号中的是时钟信号进行采样点定位；所述第二锁相环电路70连接所述时钟电路和所述打包输出电路30，所述第二锁相环电路70对所述时钟模块提供的驱动时钟进行第二分频处理，并根据分频处理后的时钟信号向所述打包输出电路30提供工作时钟。
45.具体地，第一锁相环电路60可采用现有的锁相环电路实现，其主要对补偿处理后的双通道的低压差分信号中的时钟信号进行3.5倍的分频处理，第二锁相环电路70也可采用现有的锁相环电路实现，其主要对时钟电路提供的驱动时钟进行分频处理，其分频处理的倍数不做具体限制。同步控制电路80可采用现有的lvds通道定时检测同步控制电路80实现，其主要用于基于lvds通道中的时钟定时进行最佳采样点定位，以使得串并转换电路12输出正确顺序的信号，即该同步控制电路80主要是根据双通道的低压差分信号中的时钟信号对双通道的低压差分信号中的数据信号进行采样控制，以使得该双通道的低压差分信号中的数据信号输出时，可以显示准确顺序的信号。
46.本实用新型实施例还提供一种显示器，所述显示器包括：上述实施例任一项所述的信号转换装置；显示屏，所述显示屏适于接收所述信号转换装置输出的mipi信号，根据所述mipi信号进行图像显示。
47.本实用新型实施例提供的显示器，在fpga芯片1上设置信号转换电路10、初始化电路20以及打包输出电路30实现信号转换、初始化以及打包输出功能，由此利用fpga内部丰富的逻辑资源，通过灵活高效的电路设计，实现了lvds信号到mipi信号的转换，避免了高成本的asic桥接芯片的使用；同时初始化电路20的设计可以在打包输出电路30中打包初始化信号，实现了对显示屏体驱动的初始化功能。因此，该显示器实现了低成本的信号转换以及初始化功能。
48.虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本实用新型的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本实用新型保护范围内的同时，工艺步骤的次序可以变化。
49.此外，本实用新型的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本实用新型的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本实用新型描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本实用新型可以对它们进行应用。因此，本实用新型所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。