一种信号转换装置及显示器的制作方法

技术特征：
1.一种信号转换装置，其特征在于，包括：信号转换电路、初始化电路以及打包输出电路，所述信号转换电路、初始化电路以及打包输出电路设置在fpga芯片上，所述信号转换电路连接所述打包输出电路，所述初始化电路连接所述打包输出电路，所述信号转换电路接收外部输入的低压差分信号，将所述低压差分信号进行转换输出rgb信号；所述初始化电路生成初始化信号发送至所述打包输出电路；所述打包输出电路接收所述rgb信号以及所述初始化信号，将所述rgb信号以及所述初始化信号打包输出mipi信号。2.根据权利要求1所述的信号转换装置，其特征在于，还包括：信号检测电路，所述信号检测电路的输入端连接所述信号转换电路的输出端，所述信号检测电路的输出端连接所述打包输出电路的输入端，所述信号检测电路接收所述信号转换电路输出的rgb信号，判断所述rgb信号在预设范围内时，输出第一信号；所述打包输出电路接收所述rgb信号、第一信号以及所述初始化信号，将所述rgb信号以及所述初始化信号打包输出mipi信号。3.根据权利要求2所述的信号转换装置，其特征在于，还包括：屏保电路，所述屏保电路连接所述打包输出电路，所述屏保电路生成屏保信号发送至所述打包输出电路；所述信号检测电路接收所述信号转换电路输出的rgb信号，判断所述rgb信号不在预设范围内时，输出第二信号；所述打包输出电路接收所述屏保信号、第二信号以及所述初始化信号，将所述屏保信号以及所述初始化信号打包输出屏保mipi信号。4.根据权利要求1所述的信号转换装置，其特征在于，所述信号转换电路包括：延时电路、串并转换电路以及数据恢复合并电路，所述延时电路的输出端连接所述串并转换电路的输入端，所述串并转换电路的输出端连接所述数据恢复合并电路的输入端，所述延时电路接收外部输入的低压差分信号，将所述低压差分信号进行补偿处理；所述串并转换电路对补充处理后的低压差分信号进行串并转换处理；所述数据恢复合并电路将串并转换处理后的低压差分信号转换为rgb信号。5.根据权利要求4所述的信号转换装置，其特征在于，所述延时电路包括：第一延时单元，接收外部输入的第一通道的低压差分信号，对第一通道的低压差分信号进行补偿处理；第二延时单元，接收外部输入的第二通道的低压差分信号，对第二通道的低压差分信号进行补偿处理。6.根据权利要求5所述的信号转换装置，其特征在于，所述串并转换电路包括：第一串并转换单元，与所述第一延时单元连接，用于对补偿处理后的第一通道的低压差分信号进行串并转换处理；第二串并转换单元，与所述第二延时单元连接，用于对补偿处理后的第二通道的低压差分信号进行串并转换处理。7.根据权利要求4所述的信号转换装置，其特征在于，还包括：第一锁相环电路和同步控制电路，所述第一锁相环电路连接所述延时电路及串并转换电路，所述同步控制电路连
接所述第一锁相环电路及串并转换电路，所述第一锁相环电路接收补偿处理后的低压差分信号，对补偿处理后的低压差分信号中的时钟信号进行第一分频处理；所述同步控制电路接收补偿处理后的低压差分信号，对补偿处理后的低压差分信号中的是时钟信号进行采样点定位。8.根据权利要求1所述的信号转换装置，其特征在于，还包括：存储电路、下载接口模块以及时钟电路，所述时钟电路连接所述信号转换电路，所述存储电路存储fpga芯片的上电自加载的应用程序；所述下载接口模块对所述fpga芯片中的存储单元进行编程，以及对所述存储电路中存储的应用程序进行下载；所述时钟电路向所述fpga芯片提供逻辑编程的驱动时钟。9.根据权利要求8所述的信号转换装置，其特征在于，和第二锁相环电路，所述第二锁相环电路连接所述时钟电路和所述打包输出电路，所述第二锁相环电路对所述时钟电路提供的驱动时钟进行第二分频处理，并根据分频处理后的时钟信号向所述打包输出电路提供工作时钟。10.一种显示器，其特征在于，所述显示器包括：权利要求1-9任一项所述的信号转换装置；显示屏，所述显示屏适于接收所述信号转换装置输出的mipi信号，根据所述mipi信号进行图像显示。

技术总结
本实用新型公开了一种信号转换装置，包括：设置在FPGA芯片上的信号转换电路、初始化电路以及打包输出电路，信号转换电路接收外部输入的低压差分信号，将低压差分信号进行转换输出RGB信号；初始化电路生成初始化信号发送至打包输出电路；打包输出电路接收RGB信号以及初始化信号，将RGB信号以及初始化信号打包输出MIPI信号。通过实施本实用新型，采用FPGA芯片上的信号转换电路、初始化电路以及打包输出电路实现信号转换、初始化以及打包输出功能，由此利用FPGA内部丰富的逻辑资源，实现了LVDS信号到MIPI信号的转换；同时初始化电路的设计可以在打包输出电路中打包初始化信号，实现了对后续屏体驱动的初始化功能。现了对后续屏体驱动的初始化功能。现了对后续屏体驱动的初始化功能。


技术研发人员：田园
受保护的技术使用者：青岛维信诺电子有限公司
技术研发日：2021.11.24
技术公布日：2022/6/3