发光元件、其制造方法及包括发光元件的显示装置与流程

发光元件、其制造方法及包括发光元件的显示装置
1.相关申请的交叉引用
2.本技术要求于2020年11月19日提交至韩国知识产权局的第10-2020-0155887号韩国专利申请的优先权及其权益，该韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
3.本公开总体上涉及发光元件、制造发光元件的方法及包括发光元件的显示装置。


背景技术：

4.随着对信息显示的兴趣和对便携式信息媒介的需求已增加，显示装置的研究和商业化已成为焦点。


技术实现要素：

5.本公开的一些实施方式提供了发光元件及制造发光元件的方法，以通过控制发光元件的表面缺陷来获得改善的元件寿命和效率。
6.本公开的一些实施方式还提供了包括发光元件的显示装置。
7.依据根据本公开的实施方式的方面，提供了发光元件，该发光元件包括：发光堆叠图案(或发光图案)，包括沿着一个方向依次堆叠的第一半导体层、有源层和第二半导体层；以及绝缘膜，围绕第一半导体层、有源层和第二半导体层中的至少一个的外表面(例如，外周表面或外围表面)，其中，绝缘膜包括氧化锌(zno)薄膜层。
8.绝缘膜可掺杂有包括钇(y)、钪(sc)、镧(la)、锕(ac)和铹(lr)的第iii族过渡金属中的至少一种。
9.绝缘膜可直接定位在第一半导体层、有源层和第二半导体层中的每个的外表面上。
10.第一半导体层可包括掺杂有n型掺杂剂的n型半导体层，以及第二半导体层可包括掺杂有p型掺杂剂的p型半导体层。
11.发光元件还可包括围绕绝缘膜的外表面的保护膜(或第一保护膜)。保护膜可包括无机材料。
12.无机材料可包括sio
x
、sin
x
、sio
x
ny、alo
x
、aln
x
、zro
x
、hfo
x
和tio
x
中的至少一种。
13.发光元件还可包括围绕保护膜的外表面的附加保护膜(或第二保护膜)。附加保护膜可包括与保护膜相同的材料。
14.发光元件还可包括定位在发光堆叠图案与绝缘膜之间的保护膜(或第一保护膜)，该保护膜围绕发光堆叠图案的外表面。保护膜可包括无机材料。
15.发光元件还可包括围绕绝缘膜的外表面的附加保护膜(或第二保护膜)。附加保护膜可包括与保护膜相同的材料。
16.发光元件还可包括定位在保护膜与绝缘膜之间的附加保护膜(或第二保护膜)，附加保护膜围绕保护膜的外表面。附加保护膜可包括与保护膜相同的材料。绝缘膜可完全围
绕附加保护膜的外表面。
17.绝缘膜可包括围绕发光堆叠图案的外表面的第一绝缘膜和围绕第一绝缘膜的外表面的第二绝缘膜。第一绝缘膜和第二绝缘膜可包括相同的材料。
18.发光元件还可包括定位在第一绝缘膜与第二绝缘膜之间的保护膜，保护膜围绕第一绝缘膜的外表面。保护膜包括无机材料。
19.依据本公开的另一方面，提供了制造发光元件的方法，该方法包括：通过在衬底上依次堆叠第一半导体层、有源层、第二半导体层和附加电极(或电极层)来形成发光堆叠结构；通过在垂直方向上蚀刻发光堆叠结构来形成至少一个发光堆叠图案，并将第一半导体层的一个区暴露于外部；通过使用湿化学工艺在发光堆叠图案上涂覆由乙酸锌溶液制成的绝缘材料层，并干燥经涂覆的绝缘材料层；通过在垂直方向上蚀刻干燥的绝缘材料层来形成围绕发光堆叠图案的外表面的绝缘膜；以及通过将由绝缘膜围绕的发光堆叠图案与衬底分离来形成发光元件。
20.依据本公开的又一方面，提供了显示装置，该显示装置包括：衬底；第一电极和第二电极，在衬底的一个表面上沿着第一方向彼此间隔开，第一电极和第二电极在与第一方向不同的第二方向上延伸；以及多个发光元件，定位在第一电极与第二电极之间，多个发光元件中的每个包括电连接到第一电极的一个端部部分和电连接到第二电极的另一端部部分。
21.多个发光元件中的每个可包括第一半导体层、在第一半导体层上的有源层、在有源层上的第二半导体层以及围绕第一半导体层、有源层和第二半导体层中的至少一个的外表面的绝缘膜。绝缘膜包括掺杂有包括钇(y)、钪(sc)、镧(la)、锕(ac)和铹(lr)的第iii族过渡金属中的至少一种的氧化锌(zno)薄膜层。
附图说明
22.下文将参考附图更全面地描述本公开的一些实施方式；然而，这些实施方式可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域技术人员完全传达示例性实施方式的范围。
23.在附图中，为了清楚说明，尺寸可能被夸大。应当理解，当元件被称为在两个元件“之间”时，该元件可以是该两个元件“之间”唯一的元件，或者也可以存在一个或多个居间元件。相同的附图标记始终表示相同的元件。
24.图1是示出根据本公开的实施方式的发光元件的示意性立体剖视图。
25.图2是图1中所示的发光元件的示意性剖视图。
26.图3至图13是依次示出制造图1和图2中所示的发光元件的方法的示意性剖视图。
27.图14a是示出根据本公开的另一实施方式的发光元件的示意性立体图，以及图14b是图14a中所示的发光元件的示意性剖视图。
28.图15和图16示出了在制造图14a和图14b中所示的发光元件的方法中制造保护膜的方法，并且是示意性地示出图12中所示的方法之后的工艺的剖面图。
29.图17a是示出根据本公开的实施方式的发光元件的示意性立体图，以及图17b是图17a中所示的发光元件的示意性剖视图。
30.图18a是示意性地示出根据本公开的实施方式的发光元件的示意性立体图，以及图18b是图18a中所示的发光元件的示意性剖视图。
31.图19a是示出根据本公开的实施方式的发光元件的示意性立体图，以及图19b是图19a中所示的发光元件的示意性剖视图。
32.图20a是示出根据本公开的实施方式的发光元件的示意性立体图，以及图20b是图20a中所示的发光元件的示意性剖视图。
33.图21a是示出根据本公开的实施方式的发光元件的示意性立体图，以及图21b是图21a中所示的发光元件的示意性剖视图。
34.图22示出了根据本公开的实施方式的显示装置，并且例如，是使用图1和图2中所示的发光元件作为光源的显示装置的示意性平面图。
35.图23是示出包括在图22中所示的一个像素中的组件的电连接关系的实施方式的电路图。
36.图24是示出来自图22中所示的像素中的一个像素的示意性平面图。
37.图25是沿着图24中所示的线i-i'截取的示意性剖视图。
38.图26是图25中所示的部分ea的示意性放大剖面图。
39.图27是沿着图24中所示的线ii-ii'截取的示意性剖视图。
40.图28是示出根据本公开的另一实施方式的像素的示意性平面图。
41.图29是沿着图28中所示的线iii-iii'截取的示意性剖视图。
42.图30示出了根据本公开的实施方式实现的堤部图案，并且是与沿着图28中所示的线iii-iii'截取的剖视图对应的示意性剖视图。
43.图31示出了根据本公开的另一实施方式的第一接触电极和第二接触电极，并且是与沿着图28中所示的线iii-iii'截取的剖视图对应的示意性剖视图。
具体实施方式
44.本公开可以应用各种变化和不同形状，因此仅用一些示例详细说明。然而，实施方式不限于某些形状，而是适用于所有的改变和等效材料及替换。为了更好地理解，所包括的附图以对附图进行扩展的方式示出。
45.相同的附图标记始终表示相同的元件。在附图中，为了清楚起见，某些线、层、组件、元件或特征的厚度可能被夸大。应当理解，虽然术语“第一”、“第二”等在本文中可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的“第一”元件也可被称为“第二”元件。如本文中所使用的，除非上下文清楚地另有指示，否则单数形式也旨在包括复数形式。
46.还将理解，当在本公开中使用时，术语“包括(includes)”和/或“包括(including)”指定所阐述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在和/或添加。此外，将诸如层、区、衬底或板的元件置于另一元件“上”或“上方”的表述不仅表示将该元件“直接”置于另一元件“上”或“正上方”的情况，而且还表示该元件与该另一元件之间插置有又一元件的情况。相反，将诸如层、区、衬底或板的元件置于另一元件“下”或“下方”的表述不仅表示将
元件“直接”置于另一元件“下”或“正下方”的情况，而且还表示该元件与该另一元件之间插置有又一元件的情况。
47.在本公开中，将理解，当元件(例如，第一元件)与另一元件(例如，第二元件)“(可操作地或可通信地)联接”/“(可操作地或可通信地)联接到”另一元件(例如，第二元件)或“连接到”另一元件(例如，第二元件)时，该元件可以与该另一元件直接联接/直接联接到该另一元件，或者该元件与该另一元件之间可存在居间元件(例如，第三元件)。相反，应当理解，当元件(例如，第一元件)与另一元件(例如，第二元件)“直接联接”/“直接联接到”另一元件(例如，第二元件)或“直接连接到”另一元件(例如，第二元件)时，该元件与该另一元件之间不存在居间元件(例如，第三元件)。
48.本文中所记载的任何数值范围旨在包括包含在所记载的范围内的具有相同的数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所记载的最小值1.0与所记载的最大值10.0之间(及包括1.0和10.0)的所有子范围，即，具有等于或大于1.0的最小值并且等于或小于10.0的最大值，诸如，例如2.4至7.6。本文中所记载的任何最大数值限制旨在包括包含在其中的所有更低的数值限制，并且本说明书中所记载的任何最小数值限制旨在包括包含在其中的所有更高的数值限制。
49.在下文中，将参考附图详细描述本公开的实施方式和将使本领域技术人员理解本公开内容的项目。在以下描述中，除非上下文另有明确指示，否则本公开中的单数形式也旨在包括复数形式。
50.图1是示出根据本公开的实施方式的发光元件ld的示意性立体剖视图。图2是图1中所示的发光元件ld的示意性剖视图。
51.在本公开的实施方式中，发光元件ld的种类和/或形状不限于图1和图2中所示的实施方式。
52.参考图1和图2，发光元件ld可包括第一半导体层11、第二半导体层13以及插置在第一半导体层11与第二半导体层13之间的有源层12。此外，发光元件ld还可包括定位在第二半导体层13上的附加电极15(或电极层)。
53.在实施方式中，发光元件ld可用其中依次堆叠有第一半导体层11、有源层12、第二半导体层13和附加电极15的发光堆叠图案(或发光图案)10来实现。在一些实施方式中，发光元件ld可用其中依次堆叠有第一半导体层11、有源层12和第二半导体层13的发光堆叠图案10来实现。
54.发光元件ld可以以在一个方向上延伸的形状设置。当假设发光元件ld的延伸方向是长度方向时，发光元件ld可包括沿着延伸方向的第一端部部分ep1(或下端部部分)和第二端部部分ep2(或上端部部分)。第一半导体层11和第二半导体层13中的一个可设置在发光元件ld的第一端部部分ep1(或下端部部分)处，以及第一半导体层11和第二半导体层13中的另一个可设置在发光元件ld的第二端部部分ep2(或上端部部分)处。在实施方式中，第一半导体层11可设置在发光元件ld的第一端部部分ep1(或下端部部分)处，以及第二半导体层13或者与第二半导体层13欧姆接触的附加电极15可设置在发光元件ld的第二端部部分ep2(或上端部部分)处。
55.发光元件ld可以以各种形状设置。作为示例，发光元件ld可具有杆状形状、棒状形状或柱形状，与发光元件ld的直径d(或剖面的宽度)相比，该杆状形状、棒状形状或柱形状
在其长度l的方向上是长的(即，发光元件ld的纵横比大于1)。在本公开的实施方式中，发光元件ld在长度方向上的长度l可大于发光元件ld的直径d(或剖面的宽度)。发光元件ld可包括例如制造得足够小以具有纳米尺度至微米尺度的程度的直径d和/或长度l的柱形发光二极管(led)。在一些实施方式中，发光元件ld可具有杆状形状、棒状形状或柱形状，与发光元件ld的直径d(或剖面的宽度)相比，该杆状形状、棒状形状或柱形状在其长度l的方向上是短的(即，发光元件ld的纵横比小于1)。在其它实施方式中，发光元件ld可具有具备相同的纵横比的杆状形状、棒状形状或柱形状。
56.当发光元件ld在其长度l的方向上是长的(即，其纵横比大于1)时，发光元件ld的直径d可以是约0.5μm至6μm，并且发光元件ld的长度l可以是约1μm至10μm。然而，发光元件ld的直径d和长度l不限于此，并且发光元件ld的尺寸可被修改为适合于应用发光元件ld的照明装置或自发光显示装置的要求(或设计条件)。
57.第一半导体层11可包括例如至少一个n型半导体层。例如，第一半导体层11可包括来自inalgan、gan、algan、ingan、aln和inn中的任何一种半导体材料，并且包括掺杂有诸如si、ge、sn或te的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，构成第一半导体层11的材料不限于此。此外，第一半导体层11可用各种材料配置。第一半导体层11可包括沿着发光元件ld的长度l的方向与有源层12接触的上表面11b和暴露于外部的下表面11a。第一半导体层11的下表面11a可以是发光元件ld的第一端部部分ep1(或下端部部分)。
58.有源层12形成在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。作为示例，当有源层12以多量子阱结构形成时，构成一个单元的势垒层、应变增强层和阱层可周期性地且重复地堆叠在有源层12中。应变增强层可具有比阻挡层的晶格常数小的晶格常数以进一步增强应变，例如，施加到阱层的压缩应变。然而，有源层12的结构不限于上述实施方式。
59.有源层12可发射具有400nm至900nm的波长的光，并使用双异质结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层可沿着发光元件ld的长度l的方向形成在有源层12的顶部和/或底部上。作为示例，包覆层可形成为algan层或inalgan层。在一些实施方式中，可使用诸如algan或inalgan的材料来形成有源层12。此外，有源层12可用各种材料配置。有源层12可包括在发光元件ld的长度l的方向上彼此相对的第一表面12a和第二表面12b。有源层12的第一表面12a可与第一半导体层11的上表面11b接触。
60.当在发光元件ld的两个端部部分之间施加有具有适当电压(例如，预定电压)或更大电压的电场时，发光元件ld随着电子-空穴对在有源层12中复合而发射光。通过使用这样的原理来控制发光元件ld的光发射，使得发光元件ld可用作用于各种发光设备(包括显示装置的像素)的光源(或发光源)。
61.第二半导体层13形成在有源层12上，并且可包括具有与第一半导体层11的类型不同的类型的半导体层。作为示例，第二半导体层13可包括至少一种p型半导体材料。例如，第二半导体层13可包括来自inalgan、gan、algan、ingan、aln和inn中的至少一种半导体材料，并且包括掺杂有诸如mg、zn、ca、sr或ba的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，构成第二半导体层13的材料不限于此。此外，第二半导体层13可用各种材料配置。第二半导体层13可包括沿着发光元件ld的长度l的方向定位在有源层12上的下表面13a和与附加电极15的下表面15a接触的上表面13b。第二半导体层13的下表面13a可与有源层12的
第二表面12b接触。
62.在本公开的实施方式中，第一半导体层11和第二半导体层13可在发光元件ld的长度l的方向上具有不同的厚度。作为示例，沿着发光元件ld的长度l的方向，第一半导体层11可具有比第二半导体层13的厚度相对更厚的厚度。因此，发光元件ld的有源层12可定位成更邻近于第二半导体层13的上表面13b而不是第一半导体层11的下表面11a。然而，本公开不限于此。在一些实施方式中，第一半导体层11和第二半导体层13可在发光元件ld的长度l的方向上具有相同的厚度。有源层12可定位在发光元件ld的长度l的方向上的中间部中。
63.同时，虽然示出了第一半导体层11和第二半导体层13中的每个配置有一个层，但本公开不限于此。在本公开的实施方式中，第一半导体层11和第二半导体层13中的每个还可根据有源层12的材料而包括至少一个层，例如，包覆层和/或拉伸应变势垒减小(tsbr)层。tsbr层可以是设置在具有不同晶格结构的半导体层之间以执行用于减小晶格常数差异的缓冲功能的应变减小层。tsbr层可配置有诸如p-gainp、p-alinp或p-algainp的p型半导体层，但本公开不限于此。
64.在一些实施方式中，发光堆叠图案10还可包括设置在第二半导体层13上的附加电极15。
65.附加电极15可与第二半导体层13的上表面13b接触。附加电极15可以是电连接到第二半导体层13的欧姆接触电极。附加电极15可包括具有一定透射率(或光透射率)或更大透射率的导电材料。作为示例，附加电极15可使用铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)以及它们的任何氧化物和合金、氧化铟锡(ito)、氧化铟锌(izo)、以及氧化铟锡锌(itzo)中的一种或混合物。附加电极15可以是基本上透明的。因此，在发光元件ld的有源层12中生成的光可透射通过附加电极15，并且然后发射到发光元件ld的外部。附加电极15可包括沿着发光元件ld的长度l的方向与第二半导体层13(例如，第二半导体层13的上表面13b)接触的下表面15a和暴露于外部的上表面15b。在一个实施方式中，附加电极15的上表面15b可以是发光元件ld的第二端部部分ep2(或上端部部分)。
66.在上述实施方式中，已经描述且示出了附加电极15是由透明金属氧化物制成的单层和/或由不透明金属制成的单导电层。然而，本公开不限于此。在一些实施方式中，附加电极15可配置为其中堆叠有由至少一种透明金属氧化物制成的导电层和由至少一种不透明金属制成的导电层的多层。
67.在实施方式中，发光堆叠图案10可以以与发光元件ld的形状对应的形状设置和/或形成。例如，当发光元件ld以柱形状(诸如，圆柱形形状)设置和/或形成时，发光堆叠图案10也可以以圆柱形形状设置和/或形成。当发光堆叠图案10具有圆柱形形状时，第一半导体层11、有源层12、第二半导体层13和附加电极15中的每个可具有圆柱形形状。
68.第一半导体层11可沿着发光元件ld的长度l的方向设置在发光元件ld的第一端部部分ep1(或下端部部分)处，以及电连接到第二半导体层13的附加电极15可设置在发光元件ld的第二端部部分ep2(或上端部部分)处。发光元件ld可包括第一半导体层11的下表面11a和附加电极15的上表面15b，第一半导体层11的下表面11a和附加电极15的上表面15b定位在发光元件ld的两个端部部分ep1和ep2处且暴露于外部。第一半导体层11的下表面11a和附加电极15的上表面15b中的每个可以是暴露于外部以在与接触电极接触的同时电连接到外部导电材料(例如，接触电极)的表面(例如，外表面)。
69.当发光堆叠图案10以与发光元件ld的形状对应的形状设置和/或形成时，发光堆叠图案10可具有与发光元件ld的长度l基本上相似或相等的长度。
70.在本公开的实施方式中，发光元件ld还可包括绝缘膜14。在一些实施方式中，绝缘膜14可设置成仅覆盖发光堆叠图案10的部分。
71.绝缘膜14可防止当有源层12除了与第一半导体层11和第二半导体层13接触之外还与导电材料接触时可能出现的电短路。此外，绝缘膜14减少或最少化发光元件ld的表面缺陷，从而改善发光元件ld的寿命和光发射效率。此外，当多个发光元件ld密集设置时，绝缘膜14可防止在邻近的发光元件ld之间可能出现的不希望的短路。
72.绝缘膜14可设置成围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)，即，围绕第一半导体层11、有源层12和第二半导体层13中的至少一个的外表面(例如，外周表面或外围表面)(或表面)。在实施方式中，绝缘膜14可完全设置在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上，即，完全设置在第一半导体层11、有源层12和第二半导体层13中的每个的外表面(例如，外周表面或外围表面)(或表面)上。然而，本公开不限于此。在一些实施方式中，绝缘膜14可部分地设置在第一半导体层11、有源层12和第二半导体层13的外表面(例如，外周表面或外围表面)(或表面)上。在实施方式中，绝缘膜14可形成在具有高表面缺陷浓度的区中，以有效地控制表面缺陷。
73.绝缘膜14可包括具有良好的纳米结晶度并且以低成本促进大规模生产的无机材料。作为示例，绝缘膜14可配置为氧化锌(zno)薄膜层。可使用湿法化学工艺在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)处形成绝缘膜14，但本公开不限于此。稍后将参考图3至图13描述在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)处形成绝缘膜14的方法。在本公开的实施方式中，术语“氧化锌”或“zno”可以以宽的范围理解，使得组成元素zn和o构成化合物的大部分并且包括用于维持六方纤锌矿晶体结构的任何材料。
74.当绝缘膜14配置为具有高几何形状结晶度和小表面缺陷特性的氧化锌(zno)薄膜层时，可减少绝缘膜14与发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)之间的晶格缺陷，从而可控制发光堆叠图案10的表面缺陷。例如，虽然在发光堆叠图案10的表面上存在诸如空位的缺陷部分，但可通过构成绝缘膜14的氧化锌(zno)的材料特性来降低表面缺陷浓度或保护缺陷部分。因此，可减少或最少化发光堆叠图案10的表面缺陷。
75.通常，当执行干法蚀刻工艺以制造发光堆叠图案10时，发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的原子部分地缺失，并且因此，可能生成空位或悬空键。虽然执行附加的湿法蚀刻工艺以控制发光堆叠图案10的表面缺陷，但发光堆叠图案10的缺陷部分可能没有被完全去除。此外，虽然在发光堆叠图案10上直接形成由硅氧化物(sio
x
)制成的绝缘膜，但由于发光堆叠图案10的空位，在发光堆叠图案10和由硅氧化物(sio
x
)制成的绝缘膜之间可能存在晶格缺陷。因此，因为由硅氧化物(sio
x
)制成的绝缘膜没有被适当地生长，所以发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)可能没有被充分地保护。即，发光元件ld的寿命、效率和结晶度可能由于发光堆叠图案10的表面缺陷而劣化。
76.因此，在根据本公开的实施方式的发光元件ld中，通过使用具有良好的纳米结晶度和小表面缺陷的氧化锌(zno)薄膜层，在发光堆叠图案10的外表面(例如，外周表面或外
围表面)(或表面)处整体地或部分地形成绝缘膜14，使得可有效地控制发光堆叠图案10的表面缺陷。
77.在一些实施方式中，由于氧化锌(zno)的材料特性(例如，高电导率特性)，配置为氧化锌(zno)薄膜层的绝缘膜14可保护发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)，但可能不适合于用作用于防止当与外部导电材料接触时可能出现的电短路的绝缘膜。
78.作为通过降低氧化锌(zno)薄膜层的高电导率来使用氧化锌(zno)薄膜层作为绝缘膜14的方法，可使用将第iii族过渡金属掺杂到氧化锌(zno)薄膜层中的方法。当将第iii族过渡金属掺杂到氧化锌(zno)薄膜层中时，氧化锌(zno)薄膜层的电导率可降低到1/1000或更低的水平，同时维持氧化锌(zno)薄膜层的膜特性。因此，能够确保氧化锌(zno)薄膜层的绝缘特性。在实施方式中，第iii族过渡金属可包括钇(y)、钪(sc)、镧(la)、锕(ac)和铹(lr)中的至少一种。然而，第iii族过渡金属的种类不限于上述实施方式。
79.配置为上述氧化锌(zno)薄膜层的绝缘膜14可以以单层的形式设置，或者可以以包括至少两层的多层的形式设置。绝缘膜14可形成和/或设置在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)处，以至少围绕有源层12的外表面(例如，外周表面或外围表面)。此外，绝缘膜14还可围绕第一半导体层11、有源层12、第二半导体层13和附加电极15中的每个的外表面(例如，外周表面或外围表面)。为了方便，已经在图1中示出了绝缘膜14的部分被去除的状态，并且包括在实际的发光元件ld中的第一半导体层11、有源层12、第二半导体层13和附加电极15可被绝缘膜14围绕。在实施方式中，绝缘膜14可完全围绕第一半导体层11的外表面(例如，外周表面或外围表面)和附加电极15的外表面(例如，外周表面或外围表面)中的每个，但本公开不限于此。在一些实施方式中，绝缘膜14可仅围绕第一半导体层11的外表面(例如，外周表面或外围表面)的部分和/或附加电极15的外表面(例如，外周表面或外围表面)的部分。
80.绝缘膜14可包括在与发光元件ld的长度l的方向交叉的方向上与第一半导体层11的下表面11a平行的下表面14a、在长度l的方向上与下表面14a相对的上表面14b、与发光堆叠图案10直接接触(或触摸)的内侧表面14d以及与发光元件ld的最外侧表面对应同时与内侧表面14d相对的外侧表面14c。绝缘膜14的下表面14a、绝缘膜14的上表面14b、绝缘膜14的外侧表面14c和绝缘膜14的内侧表面14d可彼此连接成连续的。绝缘膜14的上表面14b可被限定为包括绝缘膜14的上端部周边(或上端部周界)的虚拟表面，以及绝缘膜14的下表面14a可被限定为包括绝缘膜14的下端部周边(或下端部周界)的虚拟表面。
81.绝缘膜14的下表面14a可定位在与第一半导体层11的下表面11a相同的表面(或相同的线或相同的平面)处，以及绝缘膜14的上表面14b可定位在与附加电极15的上表面15b相同的表面(或相同的线或相同的平面)上。绝缘膜14的下表面14a和第一半导体层11的下表面11a不一定定位在相同的表面(或相同的线或相同的平面)处。在一些实施方式中，绝缘膜14的下表面14a和第一半导体层11的下表面11a可定位在不同的表面(或不同的线或不同的平面)处。类似地，绝缘膜14的上表面14b和附加电极15的上表面15b不一定定位在相同的表面(或相同的线或相同的平面)处。在一些实施方式中，绝缘膜14的上表面14b和附加电极15的上表面15b可定位在不同的表面(或不同的线或不同的平面)处。
82.沿着发光元件ld的长度l的方向依次堆叠的第一半导体层11、有源层12、第二半导
体层13和附加电极15可具有不同的厚度，但本公开不限于此。
83.上述发光元件ld可通过在用于外延生长的衬底上生长来制造。
84.上述发光元件ld可用作各种显示装置的光源(或发光源)。发光元件ld可通过表面处理工艺制造。例如，当将多个发光元件ld混合在液体溶液(或溶剂)中以供应到每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)时，可对每个发光元件ld进行表面处理，使得发光元件ld不会不均等地聚集(例如，非均匀地集中)在溶液中，而是均等地或基本上均等地(例如，均匀地或基本上均匀地)分散在溶液中。
85.包括上述发光元件ld的发光单元(或发光设备)可用于需要光源的各种类型的装置(包括显示装置)中。当多个发光元件ld设置在显示面板的每个像素的发光区域中时，发光元件ld可用作像素的光源。然而，发光元件ld的应用领域不限于上述示例。例如，发光元件ld可用于需要光源的其它类型的装置，诸如照明装置。
86.在一些实施方式中，上述发光元件ld可附加地包括单独的保护膜，该单独的保护膜在定位于发光堆叠图案10与绝缘膜14之间的同时，设置成围绕配置为氧化锌(zno)薄膜层的绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)，或者围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)。稍后将参考图14a、图14b以及图17a至图21b详细描述其中发光元件ld除了包括绝缘膜14之外还另外地包括保护膜的实施方式。
87.图3至图13是依次示出制造图1和图2中所示的发光元件ld的方法的示意性剖视图。
88.参考图1至图3，制备配置为支撑发光元件ld的衬底1。
89.衬底1可以是gaas、gap或inp衬底。衬底1可以是适合于外延生长的晶片(或生长衬底)。衬底1可包括在其表面上具有gaas层的zno衬底。此外，可应用在其表面上具有gaas层的ge衬底和在晶片上具有gaas层的si衬底(且在gaas层与晶片之间插置有缓冲层)。
90.衬底1可使用作为市场上的制品的单晶衬底，该单晶衬底通过本领域已知的制造工艺制造。衬底1的材料不限于此，只要该材料满足用于制造发光元件ld的选择性并且促进平滑的外延生长。
91.在其上进行外延生长的衬底1的表面可以是平坦的或基本上平坦的。衬底1可具有根据衬底1所应用于的产品而改变的尺寸和直径，并且可以制造成能够减小由于外延生长而由堆叠结构引起的挠曲的形状。衬底1的形状不限于圆形形状，并且衬底1可具有诸如矩形形状的多边形形状。
92.在衬底1的第一表面sf1(或上表面)上形成牺牲层3。于在衬底1的第一表面sf1上制造发光元件ld的工艺中，可将牺牲层3定位在发光元件ld与衬底1之间，以允许发光元件ld和衬底1彼此物理地间隔开。如图3中所示，衬底1的与第一表面sf1相对的第二表面sf2(或后表面)可沿着衬底1的厚度方向dr3(下文中称为“第三方向”)面向下。
93.牺牲层3可具有各种类型的结构，并且可以以单层结构或多层结构设置。牺牲层3可以是在发光元件ld的最终制造工艺中被去除的层。当牺牲层3被去除时，定位在牺牲层3的顶部和底部上的层可彼此分离。牺牲层3可由gaas、alas或algaas形成。
94.在牺牲层3上形成第一半导体层11。第一半导体层11可通过外延生长形成，并且可通过金属-有机化学气相沉积(mocvd)工艺、分子束外延(mbe)工艺、气相外延(vpe)工艺、液相外延(lpe)工艺等形成。在一些实施方式中，还可在第一半导体层11与牺牲层3之间形成
包括缓冲层、非掺杂半导体层等的用于改善结晶度的附加半导体层。
95.第一半导体层11可包括由第iii族(ga、al、in)-第v族(p、as)构成的半导体材料，并且包括掺杂有诸如si、ge、sn或te的第一导电掺杂剂(或n型掺杂剂)的半导体层。例如，第一半导体层11可包括掺杂有si的来自gap、gaas、gainp和algainp中的至少一种半导体材料。即，第一半导体层11可包括至少一个n型半导体层。
96.参考图1至图4，在第一半导体层11上形成有源层12。有源层12是其中电子和空穴彼此复合的区。有源层12可由于电子和空穴彼此复合而改变为低能级，并且发射具有与低能级对应的波长的光。有源层12可形成在第一半导体层11上，并且可形成为单量子阱结构或多量子阱结构。有源层12的位置可根据发光元件ld的尺寸等而不同地改变。
97.有源层12可包括来自gainp、algainp、gaas、algaas、ingaas、ingaasp、inp和inas中的至少一种材料。有源层12可发射具有400nm至900nm的波长的光。有源层12可使用双异质结构。在一些实施方式中，还可在有源层12的第一表面12a和/或第二表面12b上形成掺杂有导电掺杂剂的包覆层。在其它实施方式中，还可在有源层12的第一表面12a上形成拉伸应变势垒减小(tsbr)层。
98.参考图1至图5，在有源层12上形成第二半导体层13。第二半导体层13可包括具有与第一半导体层11的类型不同的类型的半导体层。第二半导体层13可包括由第iii族(ga、al、in)-第v族(p、as)构成的半导体材料，并且包括掺杂有诸如mg、zn、ca、sr或ba的第二导电掺杂剂(或p型掺杂剂)的半导体层。例如，第二半导体层13可包括掺杂有mg的来自gap、gaas、gainp和algainp中的至少一种半导体材料。即，第二半导体层13可包括p型半导体层。
99.参考图1至图6，在第二半导体层13上形成附加电极15(或电极层)。附加电极15可使用铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)以及它们的任何氧化物和合金、氧化铟锡(ito)、氧化铟锌(izo)以及氧化铟锡锌(itzo)中的一种或混合物。在实施方式中，附加电极15减少或最少化在有源层12中生成并且然后发射到发光元件ld的外部的光的损耗，并且附加电极15可由诸如氧化铟锡(ito)的透明导电氧化物制成，以改善电流在第二半导体层13中传播的效果。
100.附加电极15可以是欧姆接触电极。作为示例，附加电极15可与第二半导体层13欧姆接触。然而，本公开不限于此。在一些实施方式中，附加电极15可以是肖特基(schottky)接触电极。
101.附加电极15可通过溅射工艺沉积在第二半导体层13上。然而，在第二半导体层13上形成附加电极15的方法不限于上述实施方式，并且可应用一般的沉积方法等。附加电极15的厚度通过考虑(或基于)当形成相应电极时在其中执行沉积工艺的腔室中的氧气量、沉积温度和/或沉积时间来确定，并且可在其中有源层12中发射的光的损失被减少或最少化的范围内确定。
102.依次堆叠在形成于衬底1上的牺牲层3上的第一半导体层11、有源层12、第二半导体层13和附加电极15可构成发光堆叠结构(或发光结构)10'。
103.参考图1至图7，在附加电极15上形成掩模层20。掩模层20可包括绝缘层和金属层。绝缘层可形成在附加电极15上。绝缘层可用作用于连续蚀刻发光堆叠结构10'的掩模。绝缘层可使用氧化物或氮化物。作为示例，绝缘层可包括硅氧化物(sio
x
)、硅氮化物(sin
x
)等。金属层可包括诸如铬(cr)的金属，但本公开不限于此。
104.参考图1至图8，可在掩模层20上形成至少一个精细图案fp。精细图案fp可通过聚合物层形成。精细图案fp可通过在掩模层20上形成聚合物层并在聚合物层中以纳米尺度到微米尺度的距离形成图案来形成。例如，精细图案fp可通过诸如光刻、电子束光刻或纳米压印光刻(nil)的工艺对掩模层20上的聚合物层图案化以纳米尺度到微米尺度的距离形成。
105.参考图1至图9，通过使用精细图案fp作为掩模对掩模层20图案化来形成掩模图案20'。掩模图案20'可形成为与精细图案fp对应的形状。上述掩模图案20'可用作用于通过蚀刻发光堆叠结构10'来形成发光堆叠图案10的蚀刻掩模。可通过一般湿法蚀刻工艺、一般干法蚀刻工艺等去除精细图案fp。然而，本公开不限于此，并且可通过一般的去除工艺去除精细图案fp。
106.参考图1至图10，通过使用掩模图案20'作为蚀刻掩模的蚀刻工艺，通过在垂直方向(例如，第三方向dr3)上以纳米尺度到微米尺度的距离蚀刻发光堆叠结构10'来形成发光堆叠图案10。
107.在上述蚀刻工艺中，可通过蚀刻发光堆叠结构10'的不与掩模图案20'对应的一个区来形成将第一半导体层11的一个区c暴露于外部的沟槽部分hm。可不蚀刻发光堆叠结构10'的与掩模图案20'对应的一个区。
108.沟槽部分hm可具有沿着第三方向dr3从发光堆叠图案10的附加电极15的上表面15b向下凹陷到第一半导体层11的一个区c的形状。
109.可通过使用诸如反应离子蚀刻(rie)、反应离子束蚀刻(ribe)或电感耦合等离子体反应离子蚀刻(icp-rie)的干法蚀刻工艺来蚀刻多个发光堆叠图案10。与湿法蚀刻工艺不同，在干法蚀刻工艺中，在一个方向上进行蚀刻是可能的，并且因此干法蚀刻工艺适合于形成发光堆叠图案10。即，在湿法蚀刻工艺中，因为执行各向同性蚀刻，所以在所有方向上执行蚀刻。另一方面，在干法蚀刻工艺中，因为在深度方向上执行的用于形成沟槽部分hm的蚀刻是可能的，所以沟槽部分hm的尺寸、距离等可以以期望的图案形成。在一些实施方式中，可通过使用干法蚀刻和湿法蚀刻的组合来执行发光堆叠图案10的蚀刻。作为示例，在通过干法蚀刻执行在深度方向上的蚀刻之后，侧壁可通过作为各向同性蚀刻的湿法蚀刻形成为具有在与衬底1的表面垂直的平面上的表面(或侧)。
110.在实施方式中，发光堆叠图案10中的每个可具有纳米尺度到微米尺度的尺寸。
111.在执行上述蚀刻工艺之后，可通过一般湿法蚀刻工艺或一般干法蚀刻工艺去除保留在发光堆叠图案10上的残留物质(例如，掩模图案20')，但本公开不限于此。作为示例，掩模图案20'可通过一般去除工艺去除。
112.参考图1至图11，在第一半导体层11的一个区c和发光堆叠图案10上涂覆通过湿法化学工艺形成的绝缘材料层14'。
113.绝缘材料层14'可包括上绝缘材料层、侧绝缘材料层和下绝缘材料层。上绝缘材料层可完全覆盖发光堆叠图案10中的每个的上表面。发光堆叠图案10中的每个的上表面可以是附加电极15的上表面15b。即，上绝缘材料层可完全覆盖发光堆叠图案10中的每个的附加电极15的上表面15b。侧绝缘材料层可完全覆盖发光堆叠图案10中的每个的侧表面。下绝缘材料层可完全覆盖第一半导体层11的通过沟槽部分hm暴露于外部的一个区c。
114.上绝缘材料层、侧绝缘材料层和下绝缘材料层可彼此连接以在发光堆叠图案10上是连续的。
115.形成绝缘材料层14'的湿法化学工艺如下。
116.首先，制备混合溶液，该混合溶液通过在浓度为0.1摩尔至1摩尔的乙醇和单乙醇胺(h2nch2ch2oh)的混合溶液中加入并混合作为前体的脱水乙酸锌(zn(ch3coo)22h2o)获得。乙酸锌和单乙醇胺的摩尔比可在1∶1与1∶5之间。
117.将上述混合溶液在例如50℃至60℃的高温下搅拌约1小时至约2小时。搅拌混合溶液之后，将混合溶液在室温或高温下老化约2小时至约24小时，从而改善溶液稳定性。
118.完全老化的混合溶液通过旋转涂覆工艺或浸渍涂覆工艺涂覆在其上形成有发光堆叠图案10的衬底1上。当通过使用旋转涂覆工艺将上述混合溶液涂覆在衬底1上时，涂覆时间可以是约10秒至60秒，并且每分钟转数可以是约1000至10000。此外，当通过使用浸渍涂覆工艺将上述混合溶液涂覆在衬底1上时，涂覆时间可以是约1秒至60秒。
119.在对涂覆在衬底1上的混合溶液执行使用去离子水的洗涤工艺之后，混合溶液可通过在热板上经受初级干燥工艺形成为绝缘材料层14'。干燥温度可以是约50℃至约100℃，并且干燥时间可以是约30分钟至约60分钟。
120.为了形成期望厚度的绝缘材料层14'，在执行上述初级干燥工艺之后，可重复几次旋转涂覆工艺或浸渍涂覆工艺。当执行几次涂覆工艺时，也可在涂覆工艺和洗涤工艺中的每个之后重复执行几次上述初级干燥工艺。
121.在将绝缘材料层14'涂覆在发光堆叠图案10上之后，最终执行二级干燥工艺。二级干燥工艺的干燥温度可以是约400℃至约700℃，并且干燥时间可以是约1小时至约2小时。
122.为了在上述工艺期间进一步改善绝缘材料层14'的绝缘特性，可将诸如钇(y)的第iii族过渡金属掺杂到混合溶液中。掺杂第iii族过渡金属的方法可如下。
123.在上述工艺期间，在将完全老化的混合溶液涂覆在其上形成有发光堆叠图案10的衬底1上之前，将硝酸钇六水合物作为前体添加到混合溶液中。硝酸钇六水合物的适当浓度可在混合溶液中脱水乙酸锌的比例的5％以内。可通过使用添加有硝酸钇六水合物的混合溶液依次执行涂覆工艺、洗涤工艺和干燥工艺而在发光堆叠图案10中的每个的外表面(例如，外周表面或外围表面)(或表面)上形成掺杂有第iii族过渡金属的绝缘材料层14'。
124.通过上述工艺涂覆在发光堆叠图案10中的每个上的绝缘材料层14'可具有约几nm至约几十nm的厚度。
125.本公开中提出的湿法化学工艺不限于上述实施方式，并且每个样品的比例和反应的条件可被不同地修改为用于设置特定厚度的比例和条件。
126.参考图1至图12，通过经由蚀刻工艺去除绝缘材料层14'的部分，形成绝缘膜14。上述蚀刻工艺可以是干法蚀刻工艺。
127.可通过上述蚀刻工艺去除上绝缘材料层和下绝缘材料层，使得最终形成仅包括侧绝缘材料层的绝缘膜14，其中，侧绝缘材料层覆盖发光堆叠图案10中的每个的侧表面。可通过上述蚀刻工艺去除上绝缘材料层，使得附加电极15的上表面15b可暴露于外部。绝缘膜14的上表面14b可设置和/或形成在与附加电极15的上表面15b相同的表面(或相同的线或相同的平面)处。此外，可通过上述蚀刻工艺去除下绝缘材料层，使得第一半导体层11的一个区c被暴露。
128.可通过上述蚀刻工艺最终形成包括发光堆叠图案10和围绕发光堆叠图案10中的每个的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14的多个发光元件ld。附加
电极15的暴露于外部的上表面15b可成为发光元件ld中的每个的第二端部部分ep2(或上表面)。
129.上述绝缘膜14可在涂覆和干燥通过湿法化学工艺形成在发光堆叠图案10中的每个上的绝缘材料层14'的一系列工艺之后通过最终执行蚀刻工艺而形成在发光堆叠图案10中的每个的外表面(例如，外周表面或外围表面)(或表面)上。绝缘膜14可配置为氧化锌(zno)薄膜层。
130.参考图1至图13，在发光元件ld与衬底1之间形成空的空间，并且通过使用施加小的物理力、冲击等的物理分离工艺，使发光元件ld与衬底1分离。发光元件ld中的每个的第一半导体层11的下表面11a可暴露于外部。第一半导体层11的暴露于外部的下表面11a可成为发光元件ld中的每个的第一端部部分ep1(或下表面)。
131.使发光元件ld与衬底1分离的方法不限于上述实施方式。在一些实施方式中，发光元件ld可通过使用激光的激光剥离(llo)、使用蚀刻剂的化学剥离(clo)等与衬底1分离。
132.通过上述制造工艺最终制造的发光元件ld中的每个可包括围绕相应发光元件ld的发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的配置为氧化锌(zno)薄膜层的绝缘膜14。因此，通过使用配置为氧化锌(zno)薄膜层的绝缘膜14的材料特性，可有效地控制发光堆叠图案10(或发光元件ld)的表面缺陷，使得可改善发光元件ld中的每个的光发射效率。
133.此外，在一个或多个实施方式中，通过使用与原子层沉积(ald)工艺(因为由于工艺特性需要高温和高真空工艺，因此原子层沉积(ald)工艺具有长的制造时间和高制造成本)相比便于以低成本大规模生产的湿法化学工艺，在发光堆叠图案10中的每个的外表面(例如，外周表面或外围表面)(或表面)上涂覆绝缘材料层14'，使得可简化发光元件ld的制造工艺，并且可降低发光元件ld的制造成本。
134.图14a是示出根据本公开的实施方式的发光元件ld的示意性立体图，以及图14b是图14a中所示的发光元件ld的示意性剖视图。图15和图16示出了在制造图14a和图14b中所示的发光元件ld的方法中制造保护膜(或第一保护膜)16的方法，并且是示意性地示出图12中所示的方法之后的工艺的剖视图。
135.除了保护膜16设置在绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)上之外，图14a和图14b中所示的发光元件ld可具有与图1和图2中所示的发光元件ld的配置基本上相同或相似的配置。
136.因此，关于图14a和图14b中所示的发光元件ld，将主要描述与上述实施方式的部分不同的部分以避免冗余。
137.参考图14a和图14b，根据本公开的实施方式的发光元件ld可包括发光堆叠图案10、围绕发光堆叠图案10的外周表面(或表面)的绝缘膜14以及设置成围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)的保护膜16。
138.发光堆叠图案10可包括在发光元件ld的长度l的方向上依次堆叠的第一半导体层11、有源层12、第二半导体层13和附加电极15。
139.绝缘膜14可配置为氧化锌(zno)薄膜层。在一些实施方式中，绝缘膜14可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层。第iii族过渡金属可以是钇(y)、钪(sc)、镧(la)、锕(ac)和铹(lr)中的至少一种。绝缘膜14可具有与参考图1和图2描述的绝缘膜14的
配置相同的配置。
140.保护膜16可设置成围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)。保护膜16可设置成完全或部分地围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)。在实施方式中，保护膜16可围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)，同时与绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)直接接触。保护膜16的厚度可等于或不同于绝缘膜14的厚度。
141.保护膜16可包括透明绝缘材料。例如，保护膜16可包括无机绝缘材料。作为示例，保护膜16可包括选自由以下组成的组中的至少一种绝缘材料：硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(alo
x
)、钛氧化物(tio
x
)、铪氧化物(hfo
x
)、钛锶氧化物(srtio
x
)、钴氧化物(co
x
oy)、氧化镁(mgo)、锌氧化物(zno
x
)(zno
x
可以是zno和/或zno2)、钌氧化物(ruo
x
)、氧化镍(nio)、钨氧化物(wo
x
)、钽氧化物(tno
x
)、钆氧化物(gdo
x
)、锆氧化物(zro
x
)、镓氧化物(gao
x
)、钒氧化物(v
x
oy)、zno∶al、zno∶b、in
x
oy∶h、铌氧化物(nb
x
oy)、镁氟化物(mgf
x
)、铝氟化物(alf
x
)、alucone聚合物膜、氮化钛(tin)、氮化钽(tan)、铝氮化物(aln
x
)、氮化镓(gan)、氮化钨(wn)、氮化铪(hfn)、氮化铌(nbn)、氮化钆(gdn)、氮化锆(zrn)、氮化钒(vn)等。然而，本公开不限于此，并且可使用具有绝缘性质的各种材料作为保护膜16的材料。在实施方式中，保护膜16可包括硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(alo
x
)、铝氮化物(aln
x
)、锆氧化物(zro
x
)、铪氧化物(hfo
x
)和钛氧化物(tio
x
)中的至少一种，例如保护膜16可配置为硅氧化物(sio
x
)薄膜层。
142.保护膜16可以以单层的形式设置，或者可以以包括至少两层的多层的形式设置。作为示例，当保护膜16可配置为包括依次堆叠的第一层和第二层的双层时，第一层和第二层可由不同的材料(或成分)制成，并且可通过不同的工艺形成。在一些实施方式中，第一层和第二层可通过连续工艺由相同的材料形成。
143.在一些实施方式中，保护膜16可暴露发光堆叠图案10的具有不同极性的两个端部部分(例如，ep1和ep2)。作为示例，保护膜16可暴露第一半导体层11的定位在发光堆叠图案10的第一端部部分ep1处的部分和附加电极15的定位在发光堆叠图案10的第二端部部分ep2处的部分。在另一实施方式中，保护膜16可暴露第一半导体层11和第二半导体层13的与发光堆叠图案10的第一端部部分ep1和第二端部部分ep2邻近的侧部分。
144.在保护膜16设置和/或形成在发光堆叠图案10和绝缘膜14上的情况下，可防止有源层12与电极(例如，连接到发光元件ld的两个端部部分ep1和ep2的接触电极中的至少一个)等短路，这将在稍后描述。因此，可进一步确保发光元件ld的电稳定性。此外，当在发光元件ld的表面上设置保护膜16时，发光元件ld的表面缺陷被最少化或减少，使得可进一步提高发光元件ld的寿命和效率。此外，因为保护膜16设置在发光元件ld的外表面(例如，外周表面或外围表面)(或表面)上，所以即使当发光元件ld彼此靠近(或邻近)设置时，也可防止在多个发光元件ld之间出现不希望的短路。
145.在一些实施方式中，除了发光堆叠图案10、绝缘膜14和保护膜16之外，发光元件ld还可包括附加组件。例如，发光元件ld可另外地包括设置在第一半导体层11、有源层12和/或第二半导体层13的至少一个端部部分处的至少一个磷光体层、至少一个有源层、至少一种半导体材料和/或至少一个电极层。
146.可通过使用如下的制造方法在绝缘膜14的外表面(例如，外周表面或外围表面)
(或表面)上设置和/或形成上述保护膜16。
147.首先，参考图12、图14b和图15，在第一半导体层11的暴露于外部的一个区c和形成在发光堆叠图案10中的每个的外表面(例如，外周表面或外围表面)(或表面)上的绝缘膜14上形成保护材料层16'。
148.保护材料层16'可包括上保护材料层、侧保护材料层和下保护材料层。上保护材料层可完全覆盖发光堆叠图案10中的每个的附加电极15的上表面15b和绝缘膜14的上表面14b。侧保护材料层可完全覆盖围绕发光堆叠图案10中的每个的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14的侧表面。下保护材料层可完全覆盖第一半导体层11的暴露于外部的一个区c。
149.上保护材料层、侧保护材料层和下保护材料层可彼此连接以在发光堆叠图案10上是连续的。
150.可通过原子层沉积(ald)工艺形成保护材料层16'，并且可使用化学吸收和解吸通过以脉冲形式供应三甲基铝(tma)和h2o源形成薄膜。然而，本公开不限于此。在一些实施方式中，可通过使用湿法工艺(例如，湿法化学工艺等)在发光堆叠图案10上形成保护材料层16'。
151.随后，在垂直方向上通过蚀刻工艺通过去除保护材料层16'的部分形成如图16中所示的保护膜16。可通过使用干法蚀刻工艺来执行上述蚀刻工艺。
152.可通过上述蚀刻工艺去除上保护材料层和下保护材料层，使得最终形成仅包括侧保护材料层的保护膜16，其中，侧保护材料层覆盖定位在每个发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上的绝缘膜14的侧表面。因为通过上述蚀刻工艺去除上保护材料层，所以附加电极15的上表面15b可暴露于外部。保护膜16的上表面16b可设置和/或形成在与附加电极15的上表面15b和绝缘膜14的上表面14b相同的表面(或相同的线或相同的平面)处，但本公开不限于此。此外，因为通过上述蚀刻工艺去除下保护材料层，所以可暴露第一半导体层11的一个区c。
153.在执行上述工艺之后，可通过使用来自物理分离工艺、化学分离工艺和激光分离工艺中的至少一种工艺来执行将包括发光堆叠图案10、绝缘膜14和保护膜16的发光元件ld从衬底1分离的工艺。
154.图17a是示出根据本公开的实施方式的发光元件ld的示意性立体图，以及图17b是图17a中所示的发光元件ld的示意性剖视图。
155.除了在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上设置有保护膜16以及在保护膜16的外表面(例如，外周表面或外围表面)(或表面)上设置有绝缘膜14之外，图17a和图17b中所示的发光元件ld可具有与图14a和图14b中所示的发光元件ld的配置基本上相同或相似的配置，。
156.因此，关于图17a和图17b中所示的发光元件ld，将主要描述与上述实施方式的部分不同的部分以避免冗余。
157.参考图17a和图17b，根据本公开的实施方式的发光元件ld可包括发光堆叠图案10、围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的保护膜16以及设置成围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14。
158.发光堆叠图案10可包括沿着发光元件ld的长度l的方向依次堆叠的第一半导体层
11、有源层12、第二半导体层13和附加电极15。在一些实施方式中，可省略附加电极15。
159.保护膜16可包括无机绝缘材料。作为示例，保护膜16可配置为硅氧化物(sio
x
)薄膜层。可通过使用原子层沉积(ald)工艺等在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成保护膜16。
160.绝缘膜14可包括无机材料。作为示例，绝缘膜14可以是氧化锌(zno)薄膜层。可通过使用湿法化学工艺等在设置在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上的保护膜16的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成绝缘膜14。在一些实施方式中，绝缘膜14可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层。第iii族过渡金属是用于进一步改善氧化锌(zno)薄膜层的绝缘特性的成分，并且可以是钇(y)、钪(sc)、镧(la)、锕(ac)和铹(lr)中的至少一种。
161.发光堆叠图案10的下表面11a、保护膜16的下表面16a和绝缘膜14的下表面14a可定位在相同的表面(或相同的线或相同的平面)处，但本公开不限于此。在一些实施方式中，发光堆叠图案10的下表面11a、保护膜16的下表面16a和绝缘膜14的下表面14a可定位在不同的表面(或不同的线或不同的平面)处。
162.此外，发光堆叠图案10的上表面15b、保护膜16的上表面16b和绝缘膜14的上表面14b可定位在相同的表面(或相同的线或相同的平面)处，但本公开不限于此。在一些实施方式中，发光堆叠图案10的上表面15b、保护膜16的上表面16b和绝缘膜14的上表面14b可定位在不同的表面(或不同的线或不同的平面)处。
163.如上所述，当绝缘膜14定位在发光元件ld的侧表面中的最外侧部分处时，可通过使用绝缘膜14的材料特性来减少可能存在于发光堆叠图案10与保护膜16之间的晶格缺陷。因此，可减少或最少化在发光元件ld的制造工艺中出现的发光堆叠图案10的表面缺陷，使得可进一步改善发光元件ld的光发射效率。
164.在上述实施方式中，作为示例已经描述了保护膜16是硅氧化物(sio
x
)薄膜层的情况，但本公开不限于此。在一些实施方式中，保护膜16可以是铝氧化物(alo
x
)薄膜层。
165.图18a是示出根据本公开的实施方式的发光元件ld的示意性立体图，以及图18b是图18a中所示的发光元件ld的示意性剖视图。
166.除了设置有围绕保护膜16的外表面(例如，外周表面或外围表面)的附加保护膜(或第二保护膜)17之外，图18a和图18b中所示的发光元件ld可具有与图14a和图14b中所示的发光元件ld的配置基本上相同或相似的配置。
167.因此，关于图18a和图18b中所示的发光元件ld，将主要描述与上述实施方式的部分不同的部分以避免冗余。
168.参考图18a和图18b，根据本公开的实施方式的发光元件ld可包括发光堆叠图案10、围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14、围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)的保护膜16以及围绕保护膜16的外表面(例如，外周表面(或表面)或外围表面)的附加保护膜17。
169.发光堆叠图案10可包括沿着发光元件ld的长度l的方向依次堆叠的第一半导体层11、有源层12、第二半导体层13和附加电极15。
170.绝缘膜14可配置为氧化锌(zno)薄膜层。在一些实施方式中，绝缘膜14可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层。
171.保护膜16可设置成围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)，并且包括无机绝缘材料。保护膜16可包括参考图14a和图14b描述的无机绝缘材料中的至少一种。作为示例，保护膜16可以是硅氧化物(sio
x
)薄膜层。在一些实施方式中，保护膜16可以以单层的形式设置或以包括至少两层的多层的形式设置。
172.附加保护膜17可设置成围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)，并且包括无机绝缘材料。作为示例，附加保护膜17可包括选自由以下组成的组中的至少一种绝缘材料：硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(alo
x
)、钛氧化物(tio
x
)、铪氧化物(hfo
x
)、钛锶氧化物(srtio
x
)、钴氧化物(co
x
oy)、氧化镁(mgo)、锌氧化物(zno
x
)(zno
x
可以是zno和/或zno2)、钌氧化物(ruo
x
)、氧化镍(nio)、钨氧化物(wo
x
)、钽氧化物(tno
x
)、钆氧化物(gdo
x
)、锆氧化物(zro
x
)、镓氧化物(gao
x
)、钒氧化物(v
x
oy)、zno∶al、zno∶b、in
x
oy∶h、铌氧化物(nb
x
oy)、镁氟化物(mgf
x
)、铝氟化物(alf
x
)、alucone聚合物膜、氮化钛(tin)、氮化钽(tan)、铝氮化物(aln
x
)、氮化镓(gan)、氮化钨(wn)、氮化铪(hfn)、氮化铌(nbn)、氮化钆(gdn)、氮化锆(zrn)、氮化钒(vn)等。然而，本公开不限于此，并且具有绝缘性质的各种材料可用作附加保护膜17的材料。
173.在一些实施方式中，附加保护膜17和保护膜16可通过彼此独立的工艺由不同的材料(或成分)形成，但本公开不限于此。在一些实施方式中，附加保护膜17和保护膜16可包括相同的材料(或成分)，并且可通过连续工艺形成。
174.附加保护膜17可以以单层的形式设置，或者可以以包括至少两层的多层的形式设置。
175.在一些实施方式中，附加保护膜17可暴露发光堆叠图案10的具有不同极性的两个端部部分(例如，ep1和ep2)。作为示例，附加保护膜17可暴露定位在发光堆叠图案10的第一端部部分ep1处的第一半导体层11和定位在发光堆叠图案10的第二端部部分ep2处的附加电极15中的每个的部分。
176.当在发光堆叠图案10、绝缘膜14和保护膜16上设置和/或形成附加保护膜17时，进一步防止有源层12与外部导电材料短路，使得可进一步确保发光元件ld的电稳定性。
177.在上述实施方式中，已经描述了绝缘膜14围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)，保护膜16围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)，并且附加保护膜17围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)，但本公开不限于此。相对于发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)设置绝缘膜14、保护膜16和附加保护膜17的顺序可被不同地改变。
178.图19a是示出根据本公开的实施方式的发光元件ld的示意性立体图，以及图19b是图19a中所示的发光元件ld的示意性剖视图。
179.除了在发光堆叠图案10的外表面(例如，外周表面或外围表面)上设置有保护膜16、在保护膜16的外表面(例如，外周表面或外围表面)上设置有绝缘膜14以及在绝缘膜14的外表面(例如，外周表面或外围表面)上设置有附加保护膜17之外，图19a和图19b中所示的发光元件ld可具有与图18a和图18b中所示的发光元件ld的配置基本上相同或相似的配置。
180.因此，关于图19a和图19b中所示的发光元件ld，将主要描述与上述实施方式的部分不同的部分以避免冗余。
181.参考图19a和图19b，根据本公开的实施方式的发光元件ld可包括发光堆叠图案10、围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的保护膜16、围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14以及围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)的附加保护膜17。
182.发光堆叠图案10可包括沿着发光元件ld的长度l的方向依次堆叠的第一半导体层11、有源层12、第二半导体层13和附加电极15。
183.保护膜16可设置成围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)，并且包括无机绝缘材料。作为示例，保护膜16可以是硅氧化物(sio
x
)薄膜层，但本公开不限于此。保护膜16可暴露发光堆叠图案10的具有不同极性的两个端部部分。作为示例，保护膜16可暴露定位在发光堆叠图案10的第一端部部分ep1和第二端部部分ep2处的第一半导体层11和第二半导体层13(或附加电极15)中的每个的部分。如附图中所示，当发光堆叠图案10包括附加电极15时，保护膜16可暴露定位在发光堆叠图案10的第一端部部分ep1处的第一半导体层11和定位在发光堆叠图案10的第二端部部分ep2处的附加电极15中的每个的部分。
184.绝缘膜14可设置成围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)，并且可以是氧化锌(zno)薄膜层。可通过使用湿法化学工艺等在保护膜16的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成绝缘膜14。在一些实施方式中，绝缘膜14可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层。绝缘膜14可与保护膜16一起暴露定位在发光堆叠图案10的第一端部部分ep1处的第一半导体层11和定位在发光堆叠图案10的第二端部部分ep2处的附加电极15中的每个的部分。
185.附加保护膜17可设置成围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)，并且包括无机绝缘材料。例如，附加保护膜17可以是与保护膜16相同的硅氧化物(sio
x
)薄膜层。然而，本公开不限于此。在一些实施方式中，附加保护膜17可以是铝氧化物(alo
x
)薄膜层。附加保护膜17可与保护膜16和绝缘膜14一起暴露定位在发光堆叠图案10的第一端部部分ep1处的第一半导体层11以及定位在发光堆叠图案10的第二端部部分ep2处的附加电极15中的每个的部分。
186.在实施方式中，绝缘膜14可设置在保护膜16与附加保护膜17之间，以分别与保护膜16的外表面(例如，外周表面或外围表面)(或表面)和附加保护膜17的内侧表面接触。
187.发光堆叠图案10的下表面11a、保护膜16的下表面16a、绝缘膜14的下表面14a和附加保护膜17的下表面17a可定位在相同的表面(或相同的线或相同的平面)处，但本公开不限于此。
188.此外，发光堆叠图案10的上表面15b、保护膜16的上表面16b、绝缘膜14的上表面14b和附加保护膜17的上表面17b可定位在相同的表面(或相同的线或相同的平面)处，但本公开不限于此。
189.如上所述，当绝缘膜14定位在保护膜16与附加保护膜17之间时，通过使用绝缘膜14的材料特性，可在减少可能存在于发光堆叠图案10与保护膜16之间的晶格缺陷的同时进一步防止有源层12与外部导电材料短路。因此，在减少发光元件ld的制造工艺中出现的发光堆叠图案10的表面缺陷的同时，进一步确保发光元件ld的电稳定性，使得可进一步改善发光元件ld的光发射效率。
190.图20a是示出根据本公开的实施方式的发光元件ld的示意性立体图，以及图20b是图20a中所示的发光元件ld的示意性剖视图。
191.除了在发光堆叠图案10的外表面(例如，外周表面或外围表面)上设置有保护膜16、在保护膜16的外表面(例如，外周表面或外围表面)上设置有附加保护膜17以及在附加保护膜17的外表面(例如，外周表面或外围表面)上设置有绝缘膜14之外，图20a和图20b中所示的发光元件ld可具有与图19a和图19b中所示的发光元件ld的配置基本上相同或相似的配置。
192.因此，关于图20a和图20b中所示的发光元件ld，将主要描述与上述实施方式的部分不同的部分以避免冗余。
193.参考图20a和图20b，根据本公开的实施方式的发光元件ld可包括发光堆叠图案10、围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的保护膜16、围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)的附加保护膜17以及围绕附加保护膜17的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14。
194.发光堆叠图案10可包括沿着发光元件ld的长度l的方向依次堆叠的第一半导体层11、有源层12、第二半导体层13和附加电极15。
195.保护膜16可设置成围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)，并且包括无机绝缘材料。作为示例，保护膜16可以是硅氧化物(sio
x
)薄膜层。在实施方式中，可通过使用原子层沉积(ald)工艺在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成保护膜16。
196.附加保护膜17可设置成围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)，并且包括无机绝缘材料。作为示例，附加保护膜17可以是硅氧化物(sio
x
)薄膜层。在实施方式中，可通过使用原子层沉积(ald)工艺等在保护膜16的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成附加保护膜17。
197.绝缘膜14可设置成围绕附加保护膜17的外表面(例如，外周表面或外围表面)(或表面)，并且可以是氧化锌(zno)薄膜层。可通过使用湿法化学工艺等在附加保护膜17的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成绝缘膜14。在一些实施方式中，绝缘膜14可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层。
198.如上所述，当绝缘膜14定位在发光元件ld的侧表面中的最外侧部分处时，可通过使用绝缘膜14的材料特性来减少可能存在于发光堆叠图案10与保护膜16之间以及发光堆叠图案10与附加保护膜17之间中的每个的晶格缺陷。因此，可减少或最少化在发光元件ld的制造工艺中出现的发光堆叠图案10的表面缺陷，使得可进一步改善发光元件ld的光发射效率。
199.在一些实施方式中，可设置和/或形成围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)的另一保护膜。该另一保护膜可包括无机绝缘材料，并且可包括与保护膜16和/或附加保护膜17相同的材料。与保护膜16和附加保护膜17类似，可通过使用原子层沉积(ald)工艺等在绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成该另一保护膜。
200.在上述实施方式中，已经描述了发光元件ld包括配置为氧化锌(zno)薄膜层的仅一个绝缘膜14，但本公开不限于此。在一些实施方式中，发光元件ld可包括各自配置为氧化
锌(zno)薄膜层的两个或更多个绝缘膜。这将在稍后参考图21a和图21b详细描述。
201.图21a是示出根据本公开的实施方式的发光元件ld的示意性立体图，以及图21b是图21a中所示的发光元件ld的示意性剖视图。
202.除了包括第一绝缘膜14_1和第二绝缘膜14_2之外，图21a和图21b中所示的发光元件ld可具有与图14a和图14b中所示的发光元件ld的配置基本上相同或相似的配置。
203.因此，关于图21a和图21b中所示的发光元件ld，将主要描述与上述实施方式的部分不同的部分以避免冗余。
204.参考图21a和图21b，根据本公开的实施方式的发光元件ld可包括发光堆叠图案10、绝缘膜14和保护膜16。
205.发光堆叠图案10可包括沿着发光元件ld的长度l的方向依次堆叠的第一半导体层11、有源层12、第二半导体层13和附加电极15。
206.绝缘膜14可包括第一绝缘膜14_1和第二绝缘膜14_2。
207.第一绝缘膜14_1可设置成围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)，并且可以是氧化锌(zno)薄膜层。可通过使用湿法化学工艺等在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成第一绝缘膜14_1。在一些实施方式中，第一绝缘膜14_1可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层。第一绝缘膜14_1可暴露定位在发光堆叠图案10的第一端部部分ep1处的第一半导体层11和定位在发光堆叠图案10的第二端部部分ep2处的附加电极15中的每个的部分。
208.保护膜16可设置成围绕第一绝缘膜14_1的外表面(例如，外周表面或外围表面)(或表面)，并且可包括无机绝缘材料。例如，保护膜16可以是硅氧化物(sio
x
)薄膜层，但本公开不限于此。在一些实施方式中，保护膜16可以是铝氧化物(alo
x
)薄膜层。可通过使用原子层沉积(ald)工艺等在第一绝缘膜14_1的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成保护膜16。
209.第二绝缘膜14_2可设置成围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)，并且可包括与第一绝缘膜14_1相同的材料。作为示例，第二绝缘膜14_2可以是氧化锌(zno)薄膜层。可通过使用湿法化学工艺等在保护膜16的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成第二绝缘膜14_2。在一些实施方式中，第二绝缘膜14_2可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层。
210.发光堆叠图案10的下表面11a、第一绝缘膜14_1的下表面14_1a、保护膜16的下表面16a和第二绝缘膜14_2的下表面14_2a可定位在相同的表面(或相同的线或相同的平面)处，但本公开不限于此。在一些实施方式中，发光堆叠图案10的下表面11a、第一绝缘膜14_1的下表面14_1a、保护膜16的下表面16a和第二绝缘膜14_2的下表面14_2a可定位在不同的表面(或不同的线或不同的平面)处。
211.此外，发光堆叠图案10的上表面15b、第一绝缘膜14_1的上表面14_1b、保护膜16的上表面16b和第二绝缘膜14_2的上表面14_2b可定位在相同的表面(或相同的线或相同的平面)处，但本公开不限于此。在一些实施方式中，发光堆叠图案10的上表面15b、第一绝缘膜14_1的上表面14_1b、保护膜16的上表面16b和第二绝缘膜14_2的上表面14_2b可定位在不同的表面(或不同的线或不同的平面)处。
212.如上所述，当配置为氧化锌(zno)薄膜层的第一绝缘膜14_1定位在发光堆叠图案
10的外表面(例如，外周表面或外围表面)(或表面)上并且配置为氧化锌(zno)薄膜层的第二绝缘膜14_2定位在发光元件ld的侧表面中的最外部分处时，通过使用第一绝缘膜14_1和第二绝缘膜14_2的材料特性，可减少或最少化在发光元件ld的制造工艺中出现的发光堆叠图案10的表面缺陷，并且可进一步防止有源层12与外部导电材料短路，同时减少可能存在于发光堆叠图案10与保护膜16之间的晶格缺陷。因此，可进一步改善发光元件ld的光发射效率。
213.在一些实施方式中，可设置和/或形成围绕第二绝缘膜14_2的外表面(例如，外周表面或外围表面)(或表面)的另一保护膜。该另一保护膜可包括无机绝缘材料，并且可包括与保护膜16的材料相同或不同的材料。作为示例，保护膜16可配置为硅氧化物(sio
x
)薄膜层，以及该另一保护膜可配置为铝氧化物(alo
x
)薄膜层。与保护膜16类似，可通过使用原子层沉积(ald)工艺等在第二绝缘膜14_2的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成该另一保护膜。
214.在上述实施方式中，已经描述了在第一绝缘膜14_1与第二绝缘膜14_2之间设置有仅一个保护膜16，但本公开不限于此。在一些实施方式中，在第一绝缘膜14_1与第二绝缘膜14_2之间可设置有至少两个保护膜。当保护膜16和围绕保护膜16的外表面(例如，外周表面或外围表面)(或表面)的附加保护膜定位在第一绝缘膜14_1与第二绝缘膜14_2之间时，保护膜16可配置为硅氧化物(sio
x
)薄膜层，并且附加保护膜可配置为铝氧化物(alo
x
)薄膜层。与保护膜16类似，可通过使用原子层沉积(ald)工艺等在保护膜16的外表面(例如，外周表面或外围表面)(或表面)上设置和/或形成附加保护膜。
215.在下文中，将描述使用上述发光元件ld作为光源(或发光源)的显示装置的示例。
216.图22示出了根据本公开的实施方式的显示装置，并且例如，是使用图1和图2中所示的发光元件ld作为光源的显示装置的示意性平面图。
217.在图22中，为了方便，基于其中显示图像的显示区域da简要示出了显示装置的结构。
218.参考图1、图2和图22，根据本公开的实施方式的显示装置可包括衬底sub以及设置在衬底sub上的多个像素pxl，并且每个像素pxl包括至少一个发光元件ld。显示装置还包括设置在衬底sub上以驱动像素pxl的驱动单元以及将像素pxl和驱动单元连接的线单元。
219.只要显示装置是其中显示表面被应用到其至少一个表面的电子装置(诸如，智能电话、电视、平板个人计算机(pc)、移动电话、视频电话、电子书阅读器、台式pc、膝上型pc、上网本计算机、工作站、服务器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器、医疗装置、相机或可穿戴装置)，就可应用本公开。
220.根据驱动发光元件ld的方法，显示装置可被分类为无源矩阵型显示装置和有源矩阵型显示装置。作为示例，当显示装置被实现为有源矩阵型显示装置时，像素pxl中的每个可包括用于控制供应到发光元件ld的电流量的驱动晶体管、用于向驱动晶体管传送数据信号的开关晶体管等。
221.显示装置可设置成各种形状。作为示例，显示装置可设置成具有彼此平行的两对侧的矩形板形状，但本公开不限于此。当显示装置设置成矩形板形状时，可将两对侧中的任意一对侧设置成比另一对侧长。为了方便，示出了显示装置设置成具有一对长侧和一对短侧的矩形形状的情况。长侧的延伸方向被表示为第二方向dr2，短侧的延伸方向被表示为第
一方向dr1以及与长侧和短侧的延伸方向垂直的方向被表示为第三方向dr3。在设置成矩形板形状的显示装置中，一个长侧和一个短侧彼此接触(或相交)处的拐角部分可具有圆形形状，但本公开不限于此。
222.衬底sub可包括显示区域da和非显示区域nda。
223.显示区域da可以是其中设置有用于显示图像的像素pxl的区域。非显示区域nda可以是其中设置有用于驱动像素pxl的驱动单元以及将像素pxl和驱动单元连接的线单元的部分的区域。为了方便，在图22中仅示出了一个像素pxl，但可在衬底sub的显示区域da中实质上设置有多个像素pxl。
224.非显示区域nda可设置在显示区域da的至少一侧处。非显示区域nda可沿着显示区域da的周界(或边缘)围绕显示区域da。非显示区域nda可设置有连接到像素pxl的线单元和连接到线部分并驱动像素pxl的驱动单元。
225.线单元可将驱动单元和像素pxl电连接。线单元可以是向每个像素pxl提供信号并且连接到与每个像素pxl连接的例如扫描线、数据线、发射控制线等的信号线的扇出线。此外，线单元可以是连接到与每个像素pxl连接的例如控制线、感测线等的信号线的扇出线，以便实时补偿每个像素pxl的电特性变化。
226.衬底sub可包括透明绝缘材料，以使光能够从中透射。衬底sub可以是刚性衬底或柔性衬底。
227.衬底sub上的一个区域可设置为显示区域da，使得像素pxl设置在其中，并且衬底sub上的另一区域可设置为非显示区域nda。作为示例，衬底sub可包括显示区域da和非显示区域nda，其中，显示区域da包括其中设置有相应像素pxl的像素区域，非显示区域nda设置在显示区域da的周界处(或与显示区域da邻近)。
228.像素pxl中的每个可在衬底sub上设置在显示区域da中。在本公开的实施方式中，像素pxl可在显示区域da中以条纹或布置结构布置，但本公开不限于此。该布置结构可被称为rgbg矩阵结构(例如，矩阵结构或rgbg结构(例如，结构))。是韩国三星显示有限公司的注册商标。然而，像素pxl的布置结构不限于此，并且像素pxl可以以各种结构和/或方式布置在显示区域da中。
229.每个像素pxl可包括由相应扫描信号和相应数据信号驱动的至少一个发光元件ld。发光元件ld可具有在纳米尺度到微米尺度的范围中的小尺寸，并且可并联连接到设置在其附近的发光元件ld。然而，本公开不限于此。发光元件ld可构成每个像素pxl的光源。
230.每个像素pxl可包括由信号(例如，预定信号)(例如，扫描信号和数据信号)和/或电力源(例如，预定电力源)(例如，第一驱动电力源和第二驱动电力源)驱动的至少一个光源(例如，图1和图2中所示的发光元件ld)。然而，在本公开的实施方式中，可用作像素pxl的光源的发光元件ld的种类/类型不限于此。
231.驱动单元通过线单元向每个像素pxl提供信号(例如，预定信号)和电力源(例如，预定电力源)，并且因此，可控制像素pxl的驱动。驱动单元可包括扫描驱动器、发射驱动器、数据驱动器和时序控制器。
232.图23是示出包括在图22中所示的一个像素pxl中的组件的电连接关系的实施方式的电路图。
233.例如，图23示出了包括在可应用于有源显示装置的像素pxl中的组件之间的电连
接关系的实施方式。然而，包括在本公开的实施方式可应用于的像素pxl中的组件的种类/类型不限于此。
234.在图23中，像素pxl不仅全面地包括图22中所示的像素pxl中的每个中所包括的组件，而且还包括其中设置有组件的区域。
235.参考图1、图2、图22和图23，一个像素pxl(下文中称为“像素”)可包括生成具有与数据信号对应的亮度的光的发光单元emu。此外，像素pxl还可选择性地包括用于驱动发光单元emu的像素电路pxc。
236.在一些实施方式中，发光单元emu可包括并联连接在第一电力线pl1与第二电力线pl2之间的多个发光元件ld，第一驱动电力源vdd的电压被施加到第一电力线pl1，第二驱动电力源vss的电压被施加到第二电力线pl2。例如，发光单元emu可包括经由像素电路pxc和第一电力线pl1连接到第一驱动电力源vdd的第一电极el1(或“第一对准电极”)、通过第二电力线pl2连接到第二驱动电力源vss的第二电极el2(或“第二对准电极”)以及在第一电极el1与第二电极el2之间以相同方向并联连接的多个发光元件ld。在本公开的实施方式中，第一电极el1可以是阳极电极，以及第二电极el2可以是阴极电极。
237.包括在发光单元emu中的发光元件ld中的每个可包括通过第一电极el1、像素电路pxc和第一电力线pl1连接到第一驱动电力源vdd的一个端部部分以及通过第二电极el2和第二电力线pl2连接到第二驱动电力源vss的另一端部部分。第一驱动电力源vdd和第二驱动电力源vss可具有不同的电位。作为示例，第一驱动电力源vdd可设置为高电位电力源，以及第二驱动电力源vss可设置为低电位电力源。第一驱动电力源vdd与第二驱动电力源vss之间的电位差可在像素pxl的发光时段期间设置为发光元件ld的阈值电压。
238.如上所述，在第一电极el1与第二电极el2之间以相同方向(例如，正向方向)并联连接的发光元件ld可形成有效光源，其中，第一电极el1和第二电极el2分别供应有具有不同电位的电压。有效光源可构成像素pxl的发光单元emu。
239.发光单元emu的发光元件ld可发射具有与通过相应像素电路pxc供应的驱动电流对应的亮度的光。例如，像素电路pxc可在每个帧周期期间向发光单元emu供应与相应帧数据的灰度值对应的驱动电流。供应到发光单元emu的驱动电流可被分流以流过发光元件ld。因此，发光单元emu可在每个发光元件ld发射具有与流过其中的电流对应的亮度的光的同时发射具有与驱动电流对应的亮度的光。
240.虽然已经示出了其中发光元件ld在第一驱动电力源vdd与第二驱动电力源vss之间以相同方向连接的实施方式，但本公开不限于此。在一些实施方式中，除了形成相应的有效光源的发光元件ld之外，发光单元emu还可包括至少一个无效光源，例如，反向发光元件ldr。反向发光元件ldr与形成有效光源的发光元件ld一起并联连接在第一电极el1与第二电极el2之间，并且可以以与发光元件ld连接的方向相反的方向连接在第一电极el1与第二电极el2之间。虽然在第一电极el1与第二电极el2之间施加有驱动电压(例如，预定驱动电压)(例如，正向驱动电压)，但反向发光元件ldr维持非激活状态，并且因此，没有电流实质上流过反向发光元件ldr。
241.像素电路pxc可连接到相应像素pxl的扫描线和数据线。作为示例，当假设像素pxl设置在显示区域da的第i(i是自然数)行和第j(j是自然数)列中时，像素pxl的像素电路pxc可连接到显示区域da的第i条扫描线si和第j条数据线dj。此外，像素电路pxc可连接到显示
区域da的第i条控制线cli和第j条感测线senj。
242.上述像素电路pxc可包括第一晶体管t1至第三晶体管t3和存储电容器cst。
243.第一晶体管t1(例如，驱动晶体管)的第一端子可连接到第一驱动电力源vdd，以及第一晶体管t1的第二端子可电连接到发光元件ld中的每个的第一电极el1。第一晶体管t1的栅电极可连接到第一节点n1。第一晶体管t1可对应于第一节点n1的电压来控制供应到发光元件ld的驱动电流的量。
244.第二晶体管t2(例如，开关晶体管)的第一端子可连接到第j条数据线dj，以及第二晶体管t2的第二端子可连接到第一节点n1。第二晶体管t2的第一端子和第二端子是不同的端子。例如，当第一端子是源电极时，第二端子可以是漏电极。此外，第二晶体管t2的栅电极可连接到第i条扫描线si。
245.当从第i条扫描线si供应具有可使第二晶体管t2导通的电压(例如，高电平电压)的扫描信号时，第二晶体管t2导通以将第j条数据线dj和第一节点n1电连接。相应帧的数据信号被供应到第j条数据线dj。因此，数据信号被传送到第一节点n1。传送到第一节点n1的数据信号在存储电容器cst中被充电。换句话说，存储电容器cst可保持与传送到第一节点n1的数据信号对应的电荷。
246.第三晶体管t3可连接在第一晶体管t1与第j条感测线senj之间。例如，第三晶体管t3的第一端子可连接到第一晶体管t1的连接到第一电极el1的第二端子(例如，源电极)，以及第三晶体管t3的第二端子可连接到第j条感测线senj。第三晶体管t3的栅电极可连接到第i条控制线cli。第三晶体管t3在感测时段(例如，预定感测时段)期间由具有被供应到第i条控制线cli的栅极导通电压(例如，高电平电压)的控制信号导通，以将第j条感测线senj和第一晶体管t1电连接。
247.感测时段可以是其中布置在显示区域da中的像素pxl中的每个的特征信息(例如，第一晶体管t1的阈值电压等)可被供应到像素pxl外部的电路的时段。
248.存储电容器cst的一个电极可连接到第一晶体管t1的第二端子或第一电极el1，并且存储电容器cst的另一电极可连接到第一节点n1。存储电容器cst可利用与供应到第一节点n1的数据信号对应的电压充电(或者保持与供应到第一节点n1的数据信号对应的电荷)，并维持充电电压直到供应下一帧的数据信号为止。
249.虽然图23中示出了其中第一晶体管t1、第二晶体管t2和第三晶体管t3全部是n型晶体管的实施方式，但本公开不限于此。例如，第一晶体管t1、第二晶体管t2和第三晶体管t3中的至少一个可用p型晶体管代替。此外，虽然图23中示出了其中发光单元emu连接在像素电路pxc与第二驱动电力源vss之间的实施方式，但发光单元emu可连接在第一驱动电力源vdd与像素电路pxc之间。
250.像素电路pxc的结构可被不同地修改和实施。作为示例，像素电路pxc还可包括至少一个晶体管(诸如，用于初始化第一节点n1的晶体管和/或用于控制发光元件ld的发光时间的晶体管)，或者其它电路元件(诸如，用于升高第一节点n1的电压的升压电容器)。
251.此外，虽然图23中已经示出了其中构成每个发光单元emu的发光元件ld全部并联连接的实施方式，但本公开不限于此。在一些实施方式中，发光单元emu可配置为包括至少一个串行级，该至少一个串行级包括彼此并联连接的多个发光元件ld。即，发光单元emu可配置成串联/并联混合结构。
252.应用于本公开的像素pxl的结构不限于图23中所示的实施方式，并且相应的像素pxl可具有各种结构。例如，每个像素pxl可配置在无源型发光显示装置等的内部处。可省略像素电路pxc，并且包括在发光单元emu中的发光元件ld的两个端部部分可直接连接到第i条扫描线si、第j条数据线dj、控制线(例如，预定控制线)、被施加第一驱动电力源vdd的第一电力线pl1和/或被施加第二驱动电力源vss的第二电力线pl2。
253.图24是示出来自图22中所示的像素pxl中的一个像素pxl的示意性平面图。
254.在图24中，为了便于说明，省略了电连接到发光元件ld的晶体管t(参考图25和图27)和电连接到晶体管t的信号线的图示。
255.在本公开的实施方式中，为了便于描述，平面上的横向方向(或水平方向)被表示为第一方向dr1，平面上的纵向方向(或垂直方向)被表示为第二方向dr2，并且衬底sub在剖面上的厚度方向被表示为第三方向dr3。第一方向dr1、第二方向dr2和第三方向dr3可表示如24图中所示的方向dr1、dr2和dr3。
256.参考图24，每个像素pxl可设置和/或形成在像素区域pxa中，像素区域pxa设置在衬底(参见图22中所示的“sub”)上。像素区域pxa可包括发射区域ema和外围区域。在实施方式中，外围电路可包括其中不发射光的非发射区域。
257.在一些实施方式中，每个像素pxl可包括定位在外围区域中的堤部bnk。
258.堤部bnk是限定(或划分)相应像素pxl和与其邻近的邻近像素pxl中的每个的像素区域pxa或发射区域ema的结构。作为示例，堤部bnk可以是像素限定层。在实施方式中，在向每个像素pxl供应发光元件ld的工艺中，堤部bnk可以是限定发光元件ld要供应到的每个发射区域ema的像素限定层或坝结构。作为示例，每个像素pxl的发射区域ema由堤部bnk划分，使得包括期望量和/或期望种类的发光元件ld的混合液(例如，油墨)可被供应(或输入)到发射区域ema。
259.堤部bnk包括至少一种光阻挡材料和/或至少一种反射材料，以防止其中光(或光束)在每个像素pxl和与其邻近的像素pxl之间泄漏的光泄漏缺陷。在一些实施方式中，堤部bnk可包括透明材料(或物质)。作为示例，透明材料可包括聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。在另一实施方式中，反射材料层可单独设置和/或形成在堤部bnk上，以便进一步改善从每个像素pxl发射的光的效率。
260.堤部bnk可包括在相应像素pxl的像素区域pxa中暴露定位在堤部bnk下方的组件的至少一个开口。作为示例，堤部bnk可包括在相应像素pxl的像素区域pxa中暴露定位在堤部bnk下方的组件的第一开口op1和第二开口op2。在实施方式中，每个像素pxl的发射区域ema和堤部bnk的第二开口op2可彼此对应。
261.在像素区域pxa中，堤部bnk的第一开口op1可定位成沿着第二方向dr2与第二开口op2间隔开，并且可定位成与像素区域pxa的一侧(例如，上侧或下侧)邻近。作为示例，堤部bnk的第一开口op1可定位在像素区域pxa的上侧处。
262.每个像素pxl可包括沿着第一方向dr1彼此间隔开的第一电极el1和第二电极el2。第一电极el1可与参考图23描述的第一电极el1对应，以及第二电极el2可与参考图23描述的第二电极el2对应。
263.在显示装置的制造工艺中在将发光元件ld供应和布置在像素区域pxa中之后，第一电极el1可与设置在其它像素pxl(例如，在第二方向dr2上彼此邻近的邻近像素pxl)中的
每个中的第一电极el1分离。即，可设置堤部bnk的第一开口op1以对第一电极el1执行分离工艺。
264.第一电极el1可通过第一接触孔ch1电连接到参考图23描述的第一晶体管t1，以及第二电极el2可经由第二接触孔ch2电连接到参考图23描述的第二驱动电力源vss(或第二电力线pl2)。
265.第一电极el1和第二电极el2可具有包括反射电极和导电覆盖层的多层结构。此外，反射电极可具有单层结构或多层结构。作为示例，反射电极可包括至少一个不透明金属层，并且还选择性地包括设置在不透明金属层的顶部和/或底部上的至少一个透明导电层。
266.每个像素pxl可具有多个发光元件ld。在一些实施方式中，每个像素pxl还可包括参考图23描述的反向发光元件ldr。
267.发光元件ld可设置在第一电极el1与第二电极el2之间。发光元件ld中的每个可包括在其长度l的方向上定位在两个端部处的第一端部部分ep1(或一个端部部分)和第二端部部分ep2(或另一端部部分)。在实施方式中，n型半导体层可定位在第一端部部分ep1处，并且与p型半导体层欧姆接触的附加电极(参见图1中所示的“15”)可定位在第二端部部分ep2处。p型半导体层可以是参考图1和图2描述的第二半导体层13，以及n型半导体层可以是参考图1和图2描述的第一半导体层11。发光元件ld可在第一电极el1与第二电极el2之间彼此并联连接。发光元件ld中的每个可具有与参考图1和图2或者图14a和图14b描述的发光元件ld相同的配置。
268.在实施方式中，发光元件ld中的每个的第二端部部分ep2不直接设置在第一电极el1上，但可通过至少一个接触电极(例如，第一接触电极cne1)电连接到第一电极el1。此外，发光元件ld中的每个的第一端部部分ep1不直接设置在第二电极el2上，但可通过至少另一接触电极(例如，第二接触电极cne2)电连接到第二电极el2。
269.发光元件ld中的每个可以是通过使用具有无机晶体结构的材料来制造的具有微尺度尺寸(例如，在纳米尺度至微米尺度的范围中的小尺寸)的发光二极管。
270.可在每个像素pxl的发射区域ema中对准和/或设置至少两个发光元件ld至几十个发光元件ld，但发光元件ld的数量不限于此。在一些实施方式中，对准和/或设置在发射区域ema中的发光元件ld的数量可被不同地改变。
271.发光元件ld中的每个可发射有色光和/或白色光中的任何一种。发光元件ld中的每个可在第一电极el1与第二电极el2之间对准，使得发光元件ld中的每个的延伸方向(或长度l的方向)与第一方向dr1平行。发光元件ld可以以其中发光元件ld分散在溶液中的形式设置，以输入(或供应)到每个像素pxl的发射区域ema。
272.可通过喷墨印刷工艺、狭缝涂覆工艺或各种工艺将发光元件ld输入(或供应)到每个像素pxl的发射区域ema。作为示例，发光元件ld可与挥发性溶剂混合，以通过喷墨印刷工艺或狭缝涂覆工艺输入(或供应)到发射区域ema。在相应的对准信号被施加到第一电极el1和第二电极el2的情况下，可在第一电极el1与第二电极el2之间形成电场。因此，发光元件ld可在第一电极el1与第二电极el2之间对准。在发光元件ld对准之后，溶剂可通过另一工艺被挥发或去除，使得发光元件ld可在第一电极el1与第二电极el2之间稳定地对准。
273.在一些实施方式中，每个像素pxl可包括第一接触电极cne1和第二接触电极cne2。
274.第一接触电极cne1可设置和/或形成在发光元件ld中的每个的第二端部部分ep2
和第一电极el1的与第二端部部分ep2对应的一个区域上，以将发光元件ld中的每个的第二端部部分ep2物理连接到和/或电连接到第一电极el1。第一接触电极cne1可设置和/或形成在第一电极el1上，以与第一电极el1重叠。当在平面上观察时，第一接触电极cne1可具有在第二方向dr2上延伸的棒形状，但本公开不限于此。在一些实施方式中，在其中第一接触电极cne1稳定地电连接到发光元件ld中的每个的范围内，第一接触电极cne1的形状可被不同地修改。此外，可通过考虑第一接触电极cne1与设置在第一接触电极cne1下方的第一电极el1之间的连接关系来不同地修改第一接触电极cne1的形状。
275.第二接触电极cne2可设置和/或形成在发光元件ld中的每个的第一端部部分ep1和第二电极el2的与第一端部部分ep1对应的一个区域上，以将发光元件ld中的每个的第一端部部分ep1物理连接到和/或电连接到第二电极el2。第二接触电极cne2可设置和/或形成在第二电极el2上，以与第二电极el2重叠。当在平面上观察时，第二接触电极cne2可具有在第二方向dr2上延伸的棒形状，但本公开不限于此。在一些实施方式中，在其中第二接触电极cne2稳定地电连接到发光元件ld中的每个的范围内，第二接触电极cne2的形状可被不同地修改。此外，可通过考虑第二接触电极cne2与设置在第二接触电极cne2下方的第二电极el2之间的连接关系来不同地修改第二接触电极cne2的形状。
276.在下文中，将参考图25至图27描述根据上述实施方式的像素pxl的堆叠结构。
277.图25是沿着图24中所示的线i-i'截取的示意性剖视图。图26是图25中所示的部分ea的示意性放大剖面图。图27是沿着图24中所示的线ii-ii'截取的示意性剖视图。
278.在图25至图27中，一个像素pxl被简化和示出，诸如将每个电极示出为仅单层电极以及将每个绝缘层示出为仅单层绝缘层。然而，本公开不限于此。
279.参考图24至图27，像素pxl可包括衬底sub、像素电路层pcl和显示元件层dpl。
280.衬底sub可包括透明绝缘材料，以使得光能够从中透射。衬底sub可以是刚性衬底或柔性衬底。
281.刚性衬底可包括例如玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
282.柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可包括聚苯乙烯、聚乙烯基乙醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
283.像素电路层pcl可包括缓冲层bfl、至少一个晶体管t、至少一个存储电容器cst和钝化层psv。
284.缓冲层bfl可防止杂质扩散到包括在像素电路(参见图23中所示的“pxc”)中的晶体管t中。缓冲层bfl可以是包括无机材料的无机绝缘层。缓冲层bfl可包括例如硅氮化物(sin
x
)、硅氧化物(sio
x
)、硅氮氧化物(sio
x
ny)和金属氧化物(诸如，铝氧化物(alo
x
))中的至少一种。缓冲层bfl除了设置为包括至少两层的多层还可设置为单层。当缓冲层bfl设置为多层时，这些层可由相同的材料形成或由不同的材料形成。根据衬底sub的材料和工艺条件，可省略缓冲层bfl。
285.晶体管t可包括用于控制发光元件ld的驱动电流的驱动晶体管tdr和电连接到驱动晶体管tdr的开关晶体管tsw。然而，本公开不限于此，并且除了驱动晶体管tdr和开关晶
体管tsw之外，像素电路pxc还可包括用于执行另一功能的电路元件。驱动晶体管tdr可以是参考图23描述的第一晶体管t1，以及开关晶体管tsw可以是参考图23描述的第二晶体管t2。在以下的实施方式中，当驱动晶体管tdr和开关晶体管tsw被包括性地指定时，多个晶体管中的每个或多个晶体管被称为一个晶体管t或多个晶体管t。
286.驱动晶体管tdr和开关晶体管tsw中的每个可包括半导体图案scl、栅电极ge、第一端子et1和第二端子et2。第一端子et1可以是源电极和漏电极中的任何一个，以及第二端子et2可以是源电极和漏电极中的另一个。
287.半导体图案scl可设置和/或形成在缓冲层bfl上。半导体图案scl可包括与第一端子et1接触的第一接触区和与第二端子et2接触的第二接触区。第一接触区与第二接触区之间的区可以是沟道区。沟道区可在第三方向dr3上与相应晶体管t的栅电极ge重叠。半导体图案scl可由多晶硅、非晶硅、氧化物半导体等制成。沟道区是未掺杂有杂质的半导体图案，并且可以是本征半导体。第一接触区和第二接触区中的每个可以是掺杂有杂质的半导体图案。
288.栅电极ge可设置和/或形成在栅极绝缘层gi上以与半导体图案scl的沟道区对应。栅极绝缘层gi可设置在半导体图案scl和缓冲层bfl上。栅电极ge可设置在栅极绝缘层gi上，以在第三方向dr3上与半导体图案scl的沟道区重叠。栅电极ge可形成为包括选自由铜(cu)、钼(mo)、钨(w)、铝钕(alnd)、钛(ti)、铝(al)、银(ag)及其任何合金和其混合物组成的组中的一种的单层，或者形成为包括钼(mo)、钛(ti)、铜(cu)、铝(al)或银(ag)的双层结构或多层结构，这些材料是低电阻材料以便降低布线电阻。
289.栅极绝缘层gi可以是包括无机材料的无机绝缘层。作为示例，栅极绝缘层gi可包括硅氮化物(sin
x
)、硅氧化物(sio
x
)、氮硅氧化物(sio
x
ny)和金属氧化物(诸如，铝氧化物(alo
x
))中的至少一种。然而，栅极绝缘层gi的材料不限于上述实施方式。在一些实施方式中，栅极绝缘层gi可以是包括有机材料的有机绝缘层。栅极绝缘层gi除了设置为包括至少两层的多层还可设置为单层。
290.第一端子et1和第二端子et2可设置和/或形成在第二层间绝缘层ild2上，并且可通过依次穿透栅极绝缘层gi以及第一层间绝缘层ild1和第二层间绝缘层ild2的接触孔分别与半导体图案scl的第一接触区和第二接触区接触。第一层间绝缘层ild1和第二层间绝缘层ild2可依次设置在栅电极ge和栅极绝缘层gi上。作为示例，第一端子et1可与半导体图案scl的第一接触区接触，以及第二端子et2可与半导体图案scl的第二接触区接触。第一端子et1和第二端子et2中的每个可包括与栅电极ge相同的材料，或者可包括选自作为构成栅电极ge的材料而讨论的材料中的至少一种。
291.第一层间绝缘层ild1可包括与栅极绝缘层gi相同的材料，或者可包括选自作为构成栅极绝缘层gi的材料而讨论的材料中的至少一种。第一层间绝缘层ild1可设置和/或形成在栅极绝缘层gi上。
292.第二层间绝缘层ild2可设置和/或形成在第一层间绝缘层ild1上。第二层间绝缘层ild2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些实施方式中，第二层间绝缘层ild2可包括与第一层间绝缘层ild1相同的材料，但本公开不限于此。第二层间绝缘层ild2除了设置为包括至少两层的多层还可设置为单层。在一些实施方式中，可省略第一层间绝缘层ild1和第二层间绝缘层ild2中的至少一个。
293.在上述实施方式中，已经描述了晶体管t的第一端子et1和第二端子et2是通过依次穿透栅极绝缘层gi以及第一层间绝缘层ild1和第二层间绝缘层ild2的相应接触孔而电连接到半导体图案scl的分开的电极，但本公开不限于此。在一些实施方式中，晶体管t的第一端子et1可以是与相应半导体图案scl的沟道区邻近的第一接触区，以及晶体管t的第二端子et2可以是与相应半导体图案scl的沟道区邻近的第二接触区。晶体管t的第二端子et2可通过诸如桥电极的单独连接方式电连接到相应像素pxl的发光元件ld。
294.在本公开的实施方式中，晶体管t可用低温多晶硅(ltps)薄膜晶体管(tft)实现，但本公开不限于此。在一些实施方式中，晶体管t可用氧化物半导体薄膜晶体管实现。此外，虽然在上述实施方式中已经描述了用具有顶栅结构的薄膜晶体管实现晶体管t的情况，但本公开不限于此，并且晶体管t的结构可被不同地修改。
295.存储电容器cst可包括设置在栅极绝缘层gi上的下电极le和设置在第一层间绝缘层ild1上以在第三方向dr3上与下电极le重叠的上电极ue。
296.下电极le可设置在与驱动晶体管tdr的栅电极ge相同的层处，并且可包括与驱动晶体管tdr的栅电极ge相同的材料。下电极le可与驱动晶体管tdr的栅电极ge整体地设置。下电极le可被认为是驱动晶体管tdr的一个区。在一些实施方式中，下电极le可设置为与驱动晶体管tdr的栅电极ge分离的组件(或者与栅电极ge非整体地设置)。驱动晶体管tdr的下电极le和栅电极ge可通过单独的连接方式彼此电连接。
297.上电极ue可在第三方向dr3上与下电极le重叠，并且在平面图中覆盖下电极le。上电极ue和下电极le的重叠区域被加宽，使得可增加存储电容器cst的电容。在一些实施方式中，上电极ue可电连接到第一电力线pl1(参考图23)。存储电容器cst可被第二层间绝缘层ild2覆盖。
298.像素电路层pcl可包括设置和/或形成在第二层间绝缘层ild2上的驱动电压线dvl。驱动电压线dvl可以是与参考图23描述的第二电力线pl2相同的组件。因此，第二驱动电力源vss的电压可施加到驱动电压线dvl。像素电路层pcl还可包括连接到第一驱动电力源vdd的第一电力线pl1。虽然在附图中未直接示出，但第一电力线pl1可设置在与驱动电压线dvl相同的层处，或者可设置在与驱动电压线dvl不同的层中。虽然在上述实施方式中已经描述了驱动电压线dvl设置在与晶体管t的第一端子et1和第二端子et2相同的层处的情况，但本公开不限于此。在一些实施方式中，驱动电压线dvl可设置在与来自设置在像素电路层pcl中的导电层中的任何一个导电层相同的层处。即，驱动电压线dvl在像素电路层pcl中的位置可被不同地改变。
299.驱动电压线dvl可包括导电材料(或物质)。作为示例，驱动电压线dvl可形成为包括选自由铜(cu)、钼(mo)、钨(w)、铝钕(alnd)、钛(ti)、铝(al)、银(ag)及其任何合金和其混合物组成的组中的一种的单层，或者形成为包括钼(mo)、钛(ti)、铜(cu)、铝(al)或银(ag)的双层或多层结构，这些材料是低电阻材料以便降低布线电阻。作为示例，驱动电压线dvl可配置为其中钛(ti)/铜(cu)依次堆叠的双层。
300.第一电力线pl1可电连接到一个组件，例如，显示元件层dpl的第一电极el1，并且驱动电压线dvl可电连接到另一组件，例如，显示元件层dpl的第二电极el2。
301.钝化层psv可设置和/或形成在晶体管t和驱动电压线dvl之上。
302.钝化层psv可以以包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝
缘层的形式设置。无机绝缘层可包括例如硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮硅氧化物(sio
x
ny)和金属氧化物(诸如，铝氧化物(alo
x
))中的至少一种。例如，有机绝缘层可包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚亚苯基硫醚树脂和苯并环丁烯树脂中的至少一种。
303.钝化层psv可包括暴露驱动晶体管tdr的第二端子et2的第一接触孔ch1和暴露驱动电压线dvl的第二接触孔ch2。
304.显示元件层dpl可设置在钝化层psv上。
305.显示元件层dpl可包括堤部bnk、第一电极el1和第二电极el2、发光元件ld、第一接触电极cne1和第二接触电极cne2以及第一绝缘层ins1至第三绝缘层ins3。
306.堤部bnk可设置和/或形成在第一绝缘层ins1上，并限定(或划分)相应像素pxl的发射区域ema。堤部bnk可包括第一开口op1和与第一开口op1间隔开的第二开口op2。堤部bnk的第二开口op2可与像素pxl中的每个的发射区域ema对应。
307.第一电极el1和第二电极el2可设置成沿着第一方向dr1彼此间隔开。第一电极el1的端部部分可定位在堤部bnk的第一开口op1中。在显示装置的制造工艺中，在发光元件ld被供应并布置在相应像素pxl的发射区域ema中之后，第一电极el1可在第一开口op1中与设置在另一像素pxl中的第一电极el1(例如，当在平面上观察时在第二方向dr2上设置在彼此邻近的邻近像素pxl中的第一电极el1)分离。堤部bnk的第一开口op1可设置成用于第一电极el1的分离工艺的目的。
308.在上述实施方式中，虽然已经描述了仅第一电极el1在堤部bnk的第一开口op1中与另一电极分离，但本公开不限于此。在一些实施方式中，第二电极el2也可在堤部bnk的第一开口op1中与另一电极(例如，设置于在第二方向dr2上邻近的邻近像素pxl中的第二电极el2)分离。堤部bnk的第一开口op1可设置成用于第一电极el1和第二电极el2的分离工艺的目的。
309.第一电极el1和第二电极el2中的每个可由具有恒定反射率的材料制成，以便允许从发光元件ld中的每个发射的光在显示装置的图像显示方向(或正面方向)上前进。作为示例，第一电极el1和第二电极el2中的每个可由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可包括适合于在显示装置的图像显示方向上反射从发光元件ld发射的光的不透明金属。不透明金属可包括例如诸如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)及其合金的金属。在一些实施方式中，第一电极el1和第二电极el2中的每个可包括透明导电材料(或物质)。透明导电材料(或物质)可包括导电氧化物(诸如，氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟镓锌(igzo)或氧化铟锡锌(itzo))、导电聚合物(诸如，聚(3,4-亚乙基二氧噻吩)(pedot))等。当第一电极el1和第二电极el2中的每个包括透明导电材料时，可另外地包括由不透明金属制成以用于在显示装置的图像显示方向上反射从发光元件ld发射的光的单独的导电层。然而，第一电极el1和第二电极el2中的每个的材料不限于上述材料。
310.此外，第一电极el1和第二电极el2中的每个可设置和/或形成为单层，但本公开不限于此。在一些实施方式中，第一电极el1和第二电极el2中的每个可设置和/或形成为其中堆叠有金属、合金、导电氧化物和导电聚合物中的两种或更多种材料的多层。第一电极el1和第二电极el2中的每个可设置为包括至少两层的多层，以便当信号(或电压)被传送到发
光元件ld中的每个的两个端部部分ep1和ep2时减小或最小化由信号延迟引起的失真。作为示例，第一电极el1和第二电极el2中的每个可设置为其中氧化铟锡(ito)/银(ag)/氧化铟锡(ito)依次堆叠的多层。
311.第一电极el1可通过钝化层psv的第一接触孔ch1电连接到像素电路层pcl的驱动晶体管tdr，以及第二电极el2可通过钝化层psv的第二接触孔ch2电连接到像素电路层pcl的驱动电压线dvl。第一电极el1和第二电极el2可用作用于对准每个像素pxl的发光元件ld的对准电极。此外，第一电极el1和第二电极el2可在发光元件ld被对准之后用作用于驱动发光元件ld的驱动电极。
312.第一绝缘层ins1可设置和/或形成在第一电极el1和第二电极el2之上。
313.第一绝缘层ins1可包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。第一绝缘层ins1可配置为适合于保护发光元件ld免受每个像素pxl的像素电路层pcl的影响的无机绝缘层。作为示例，第一绝缘层ins1可包括硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮硅氧化物(sio
x
ny)和金属氧化物(诸如，铝氧化物(alo
x
))中的至少一种，但本公开不限于此。在一些实施方式中，第一绝缘层ins1可配置为适合于使支撑发光元件ld的表面平坦化的有机绝缘层。
314.第一绝缘层ins1可设置和/或形成在钝化层psv上以完全覆盖第一电极el1和第二电极el2。在发光元件ld被供应并对准在第一绝缘层ins1上之后，第一绝缘层ins1可部分地开口以暴露第一电极el1和第二电极el2中的每个的一个区，如图25至图27中所示。第一绝缘层ins1可在发光元件ld被供应并对准之后图案化成局部地设置在发光元件ld的底部上的单独图案的形状。第一绝缘层ins1可覆盖除第一电极el1和第二电极el2中的每个的上述一个区之外的其它区。在一些实施方式中，可省略第一绝缘层ins1。
315.堤部bnk可设置和/或形成在第一绝缘层ins1上。堤部bnk可形成在其它像素pxl之间(例如，在两个邻近像素pxl之间)以围绕每个像素pxl的发射区域ema。因此，堤部bnk可构成划分相应像素pxl的发射区域ema的像素限定层。堤部bnk可用作在将发光元件ld供应到发射区域ema的工艺中防止其中混合有发光元件ld的溶液被引入到邻近像素pxl的发射区域ema或者控制要供应到每个发射区域ema的恒定量的溶液的坝结构。
316.发光元件ld可被供应并对准在每个像素pxl的其中形成有第一绝缘层ins1的发射区域ema中。作为示例，发光元件ld通过喷墨工艺等供应(或输入)到发射区域ema，并且可通过施加到第一电极el1和第二电极el2中的每个的对准电压(例如，预定对准电压)(或对准信号)在第一电极el1与第二电极el2之间对准。
317.发光元件ld中的每个可包括定位在与第一方向dr1平行的长度l的方向上的第一端部部分ep1和第二端部部分ep2。发光元件ld中的每个可包括发光堆叠图案10和围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14。在一些实施方式中，发光元件ld中的每个可包括发光堆叠图案10、围绕发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14、以及围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)的保护膜16。
318.发光堆叠图案10可包括沿着相应发光元件ld的与第一方向dr1平行的长度l的方向在从第一端部部分ep1朝向第二端部部分ep2的方向上依次堆叠的第一半导体层11、有源层12、第二半导体层13和附加电极15。在实施方式中，第一半导体层11可包括掺杂有n型掺
杂剂的n型半导体层，以及第二半导体层13可包括掺杂有p型掺杂剂的p型半导体层。
319.第二绝缘层ins2可设置和/或形成在发光元件ld中的每个上。第二绝缘层ins2可设置和/或形成于在第一电极el1与第二电极el2之间对准的发光元件ld上，以部分地覆盖发光元件ld中的每个的外表面(例如，外周表面或外围表面)(或表面)，并将发光元件ld中的每个的第一端部部分ep1和第二端部部分ep2暴露于外部。
320.第二绝缘层ins2可配置为单层或多层，并且包括无机绝缘层或有机绝缘层，其中，无机绝缘层包括至少一种无机材料，有机绝缘层包括至少一种有机材料。第二绝缘层ins2可包括适合于保护发光元件ld中的每个的有源层12免受外部氧气、湿气等的影响的无机绝缘层。然而，本公开不限于此。第二绝缘层ins2可根据发光元件ld所应用于的显示装置的设计条件配置为包括有机材料的有机绝缘层。在完成发光元件ld在像素pxl中的每个的像素区域pxa中的对准之后，在发光元件ld上形成第二绝缘层ins2，使得可防止发光元件ld与发光元件ld对准处的位置分离。
321.当在形成第二绝缘层ins2之前在第一绝缘层ins1与发光元件ld之间存在空的间隙(或空间)时，可在形成第二绝缘层ins2的工艺中用第二绝缘层ins2填充该空的间隙。第二绝缘层ins2可配置为适合于填充第一绝缘层ins1与发光元件ld之间的空的间隙的有机绝缘层。
322.将第一电极el1稳定地电连接到和/或物理连接到发光元件ld中的每个的第一端部部分ep1和第二端部部分ep2中的一个(例如，第二端部部分ep2)的第一接触电极cne1可设置和/或形成在第一电极el1上。
323.第一接触电极cne1可设置和/或形成在第一电极el1和发光元件ld中的每个的第二端部部分ep2上。第一接触电极cne1可设置成在第一电极el1的未被第一绝缘层ins1覆盖的一个区上与第一电极el1接触。在一些实施方式中，当在第一电极el1上设置有导电覆盖层时，第一接触电极cne1可设置在导电覆盖层上以通过导电覆盖层连接到第一电极el1。导电覆盖层可保护第一电极el1免受在显示装置的制造工艺中出现的故障的影响，并且进一步加强第一电极el1与定位在第一电极el1的底部上的像素电路层pcl之间的粘合。导电覆盖层可包括诸如氧化铟锌(izo)的透明导电材料(或物质)。
324.此外，第一接触电极cne1可设置在发光元件ld中的每个的与第一电极el1邻近的第二端部部分ep2上，以与发光元件ld中的每个的第二端部部分ep2接触。即，第一接触电极cne1可设置成覆盖发光元件ld中的每个的第二端部部分ep2和第一电极el1的与第二端部部分ep2对应的至少一个区。
325.将第二电极el2稳定地电连接到和/或物理连接到发光元件ld中的每个的第一端部部分ep1和第二端部部分ep2中的另一个(例如，第一端部部分ep1)的第二接触电极cne2可设置和/或形成在第二电极el2上。
326.第二接触电极cne2可设置和/或形成在第二电极el2和发光元件ld中的每个的第一端部部分ep1上。第二接触电极cne2可设置在第二电极el2的未被第一绝缘层ins1覆盖的一个区上，以与第二电极el2接触。在一些实施方式中，当在第二电极el2上设置有导电覆盖层时，第二接触电极cne2可设置在导电覆盖层上以通过导电覆盖层连接到第二电极el2。
327.此外，第二接触电极cne2可设置在发光元件ld中的每个的与第二电极el2邻近的第一端部部分ep1上以与发光元件ld中的每个的第一端部部分ep1接触。即，第二接触电极
cne2可设置成覆盖发光元件ld中的每个的第一端部部分ep1和第二电极el2的与第一端部部分ep1对应的至少一个区。
328.第一接触电极cne1和第二接触电极cne2可由各种透明导电材料(或物质)制成，以便允许从发光元件ld中的每个发射并且然后被第一电极el1和第二电极el2反射的光在显示装置的图像显示方向上前进而不损失光。作为示例，第一接触电极cne1和第二接触电极cne2可包括各种透明导电材料(或物质)中的至少一种并且可以是基本上透明的或半透明的以满足期望的透射率(例如，设定的或预定的透射率)(或透射比)，其中透明导电材料包括氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)。然而，第一接触电极cne1和第二接触电极cne2的材料不限于上述实施方式。在一些实施方式中，第一接触电极cne1和第二接触电极cne2可由各种不透明导电材料制成。第一接触电极cne1和第二接触电极cne2可形成为单层或多层。
329.第一接触电极cne1和第二接触电极cne2可设置成在第一方向dr1上彼此间隔开。作为示例，第一接触电极cne1和第二接触电极cne2可设置在发光元件ld上的第二绝缘层ins2上以以一定距离彼此间隔开。
330.第一接触电极cne1和第二接触电极cne2可设置在相同的层处。第一接触电极cne1和第二接触电极cne2可通过相同的工艺由相同的导电材料形成，但本公开不限于此。在一些实施方式中，第一接触电极cne1和第二接触电极cne2可以以不同的工艺形成，以设置在不同的层中。这将在稍后参考图31描述。
331.第三绝缘层ins3可设置和/或形成在第一接触电极cne1和第二接触电极cne2和/或堤部bnk之上。第三绝缘层ins3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。作为示例，第三绝缘层ins3可具有其中交替堆叠有至少一个无机绝缘层和至少一个有机绝缘层的结构。第三绝缘层ins3可完全覆盖显示元件层dpl以阻挡来自外部的湿气、湿度等被引入到包括发光元件ld的显示元件层dpl。
332.在一些实施方式中，除了第三绝缘层ins3之外，显示元件层dpl还可选择性地包括光学层。作为示例，显示元件层dpl还可包括颜色转换层，颜色转换层包括用于将从发光元件ld发射的光转换为期望的颜色的光的颜色转换颗粒。
333.在其它实施方式中，第三绝缘层ins3的顶部上还可设置有至少一个外涂覆层(例如，使显示元件层dpl的顶表面平坦化的层)。
334.在一些实施方式中，每个发光元件ld的发光堆叠图案10可包括沿着相应发光元件ld的长度l的方向从第一端部部分ep1朝向第二端部部分ep2依次堆叠的第一半导体层11、有源层12、第二半导体层13和附加电极15。在实施方式中，附加电极15可由具有期望的透射率的透明导电材料制成。
335.每个发光元件ld可包括围绕上述发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)的绝缘膜14和围绕绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)的保护膜16。
336.在实施方式中，绝缘膜14可以是掺杂有第iii族过渡金属的氧化锌(zno)薄膜层，并且可通过使用湿法化学工艺等设置和/或形成在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上。绝缘膜14可与发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)直接接触。
337.保护膜16可包括无机绝缘材料，并且可设置和/或形成在绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)上。保护膜16可与绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)直接接触。
338.绝缘膜14和保护膜16中的每个可暴露定位在发光堆叠图案10的第一端部部分ep1处的第一半导体层11和定位在发光堆叠图案10的第二端部部分ep2处的附加电极15中的每个的部分。第一端部部分ep1和第二端部部分ep2可具有不同的极性。
339.当配置为氧化锌(zno)薄膜层的绝缘膜14定位在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上时，由于绝缘膜14的材料特性，可减少发光堆叠图案10的表面缺陷。例如，在发光堆叠图案10的制造工艺中，虽然在发光堆叠图案10的表面处存在诸如空位的缺陷部分，但由于构成绝缘膜14的氧化锌(zno)的材料特性，表面缺陷浓度降低或者缺陷部分被保护，使得可减少或最少化发光堆叠图案10的表面缺陷。此外，当由无机绝缘材料制成的保护膜16定位在绝缘膜14的外表面(例如，外周表面或外围表面)(或表面)上(其中绝缘膜14定位在发光堆叠图案10的外表面(例如，外周表面或外围表面)(或表面)上)时，可进一步防止发光堆叠图案10的有源层12与第一接触电极cne1和第二接触电极cne2短路。因此，可进一步确保发光元件ld的电稳定性。
340.图28是示出根据本公开的实施方式的像素pxl的示意性平面图。图29是沿着图28中所示的线iii-iii'截取的示意性剖视图。图30示出了根据本公开的实施方式实现的堤部图案bnkp，并且是与图28中所示的线iii-iii'对应的示意性剖视图。图31示出了根据本公开的实施方式的第一接触电极cne1和第二接触电极cne2，并且是与图28中所示的线iii-iii'对应的示意性剖视图。
341.除了堤部图案bnkp分别设置在钝化层psv与第一电极el1之间以及钝化层psv与第二电极el2之间之外，图28至图31中所示的像素pxl可具有与图24至图27中所示的像素pxl基本上相同或相似的配置。
342.因此，关于图28至图31中所示的像素pxl，将主要描述与上述实施方式的部分不同的部分以避免冗余。
343.参考图28至图31，第一电极el1和第二电极el2中的每个与钝化层psv之间可定位有支撑构件(或图案)。作为示例，如图29至图31中所示，堤部图案bnkp(或图案)可定位在第一电极el1和第二电极el2中的每个与钝化层psv之间。
344.堤部图案bnkp可在每个像素pxl的像素区域pxa中定位在其中发射光的发射区域ema中。堤部图案bnkp可以是支撑构件，其用于支撑第一电极el1和第二电极el2中的每个以改变第一电极el1和第二电极el2中的每个的表面轮廓(或形状)，使得从发光元件ld发射的光在显示装置的图像显示方向上被引导。
345.堤部图案bnkp可在相应像素pxl的发射区域ema中设置在钝化层psv与第一电极el1之间以及钝化层psv与第二电极el2之间。
346.堤部图案bnkp可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些实施方式中，堤部图案bnkp可包括单层有机绝缘层和/或单层无机绝缘层，但本公开不限于此。在一些实施方式中，堤部图案bnkp可以以其中堆叠至少一个有机绝缘层和至少一个无机绝缘层的多层的形式设置。然而，堤部图案bnkp的材料不限于上述实施方式。在一些实施方式中，堤部图案bnkp可包括导电材料。
347.堤部图案bnkp可具有具备梯形形状的剖面，该梯形形状的宽度沿着第三方向dr3从钝化层psv的一个表面(例如，上表面)朝向梯形形状的顶部变窄，但本公开不限于此。在一些实施方式中，如图30中所示，堤部图案bnkp可包括具有半椭圆形、半圆形(或半球形)等的剖面的曲形表面，该曲形表面的宽度沿着第三方向dr3从钝化层psv的一个表面朝向曲形表面的顶部变窄。当在剖面上观察时，堤部图案bnkp的形状不限于上述实施方式，并且可在其中可改善从发光元件ld中的每个发射的光的效率的范围内被不同地改变。
348.第一电极el1和第二电极el2中的每个可设置和/或形成在相应的堤部图案bnkp上。当在剖面上观察时，第一电极el1和第二电极el2中的每个可具有与设置在其底部上的堤部图案bnkp的形状对应的表面轮廓。因此，从发光元件ld发射的光被第一电极el1和第二电极el2中的每个反射，以在显示装置的图像显示方向上进一步前进。堤部图案bnkp以及第一电极el1和第二电极el2中的每个可用作用于通过在期望的方向上引导从发光元件ld发射的光来改善显示装置的光效率的反射构件。因此，可进一步改善发光元件ld的光发射效率。
349.当在平面上观察时，第一接触电极cne1和第二接触电极cne2可设置成沿着第一方向dr1彼此间隔开。作为示例，第一接触电极cne1和第二接触电极cne2可设置在发光元件ld上的第二绝缘层ins2上，以以一定距离彼此间隔开。第一接触电极cne1和第二接触电极cne2可设置在相同的层处，并且可通过相同的工艺形成。然而，本公开不限于此。在一些实施方式中，第一接触电极cne1和第二接触电极cne2可设置在不同的层处，并且可通过不同的工艺形成。如图31中所示，第一接触电极cne1与第二接触电极cne2之间可设置和/或形成有附加绝缘层auins。附加绝缘层auins可设置在第一接触电极cne1上，使得第一接触电极cne1不暴露于外部，从而防止第一接触电极cne1的腐蚀。附加绝缘层auins可包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。作为示例，附加绝缘层auins可包括硅氮化物(sin
x
)、硅氧化物(sio
x
)、氮硅氧化物(sio
x
ny)和金属氧化物(诸如，铝氧化物(alo
x
))中的至少一种，但本公开不限于此。此外，附加绝缘层auins可形成为单层或多层。
350.第一接触电极cne1和第二接触电极cne2之上可设置和/或形成有第三绝缘层ins3。第三绝缘层ins3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。作为示例，第三绝缘层ins3可具有其中交替堆叠有至少一个无机绝缘层和至少一个有机绝缘层的结构。第三绝缘层ins3可完全覆盖显示元件层dpl，以阻挡来自外部的湿气、湿度等被引入到包括发光元件ld的显示元件层dpl。在一些实施方式中，第三绝缘层ins3的顶部上还可设置有至少一个外涂覆层(例如，用于使显示元件层dpl的顶表面平坦化的层)。
351.根据本公开，通过使用湿法化学工艺在发光堆叠图案的外表面(例如，外周表面或外围表面)(或表面)上形成配置为氧化锌(zno)薄膜层的绝缘膜，使得可有效地控制发光元件的表面缺陷，从而改善发光元件的寿命和效率。
352.本文中已经公开了示例性实施方式，并且虽然使用了特定的术语，但它们仅以一般和描述性的意义使用和解释，而不是出于限制的目的。在一些实例中，如随着本公开的提交而对本领域普通技术人员将显而易见的，除非另有明确指示，否则结合实施方式描述的特征、特性和/或元件可单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不背离如在所附的权利要求书及其等同中所阐述的本公开的精神和范围的情况下，可在形式和细节上进行各种改变。