一种位线接触部和DRAM的制造方法与流程

一种位线接触部和dram的制造方法
技术领域
1.本发明涉及半导体技术领域，尤其涉及一种位线接触部和dram的制造方法。


背景技术：

2.存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(ram)和只读存储器(rom)两大类。ram包括dram、pram、mram等，电容器是制造这些ram的关键部件之一。dram器件中的每个存储单元由1t1c(即1个晶体管和1个电容器)组成。经由位线接触部将位线与晶体管的源/漏极之一连接。
3.通常在窄小区域中蚀刻多晶硅层来形成位线接触部。在10nm以下窄小区域中的反应等离体子蚀刻延迟(rie lag)严重，多种尺寸图案同时蚀刻的话，在小的图案开口区域几乎没办法蚀刻。具体情况如下：图1为掩模选择比不足导致氧化物掩模被破坏，例如，氧化物掩模被破坏的区域102中的部分绝缘材料层也被蚀刻。图2为多晶硅蚀刻时使用的hbr与多晶硅反映后生成的副产物(siobr
x
)卡在窄小的入口，例如，位于蚀刻后的位线侧壁上的副产物202和204以及位于蚀刻停止层边缘的副产物206和208，导致无法再继续蚀刻，使得蚀刻停止。实际上这样的现象是在未满20nm的dram产品开发上最大的问题。图3为无法正常蚀刻改用横向蚀刻方式时，与有源区相遇的部位发生底切302。
4.因此，在现有技术中，存在以下技术问题：在窄小区域蚀刻变慢，不需要的部分绝缘材料层也被蚀刻以及底切，这些轮廓控制层面具有复杂性问题。


技术实现要素：

5.鉴于上述的分析，本发明实施例旨在提供一种位线接触部和dram的制造方法，用以解决现有窄小区域蚀刻变慢、不需要的部分绝缘材料层也被蚀刻以及底切而导致的轮廓控制层面具有复杂性的问题。
6.一方面，本发明实施例提供了一种位线接触部的制造方法，包括：提供半导体衬底；在所述半导体衬底上方形成多个有源区；在所述多个有源区上方形成隔离材料层，并在要形成位线接触部的有源区上方蚀刻所述隔离材料层以形成暴露有源区顶面的开口区域；在所述开口区域和所述隔离材料层上方沉积多晶硅层；在所述多晶硅层上方形成位线叠层，并将所述位线叠层形成为位线主体结构；以所述位线主体结构为掩模，通过多次循环蚀刻工艺对所述多晶硅层进行多次蚀刻以形成所述位线接触部，其中，所述循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤。
7.上述技术方案的有益效果如下：通过多次循环蚀刻工艺对所述多晶硅层进行多次蚀刻，以及循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤，通过多次循环蚀刻工艺能够在小于等于10nm的窄小区域有效的蚀刻。
8.基于上述方法的进一步改进，所述前体气体吸收步骤包括：在工艺室提供前体气体，使得所述多晶硅层的表面层与所述前体气体接触以吸附所述前体气体，其中，所述前体气体包括hbr/n2、hbr/he、hbr/ar、cl2/n2、cl2/he或cl2/ar。
9.基于上述方法的进一步改进，所述多余前体气体吹扫步骤包括打开抽气阀，利用ar气体吹扫所述工艺室，以去除所述多余的前体气体。
10.基于上述方法的进一步改进，所述吸附气体激活步骤包括使用稀有气体传递离子化激活能量，以激活所述多晶硅层的表面层，其中，所述稀有气体包括：ne、ar、he、xe和kr；以及蚀刻所述多晶硅层的激活的表面层而保持非激活的表面层未被蚀刻。
11.基于上述方法的进一步改进，所述多余激活气体吹扫步骤：打开抽气阀，利用ar气体吹扫所述工艺室，以去除所述多余的激活气体和蚀刻掉的材料。
12.基于上述方法的进一步改进，通过调节所述循环蚀刻工艺的次数来调节蚀刻量，其中，所述循环蚀刻工艺的次数在1至100的范围内。
13.基于上述方法的进一步改进，在半导体衬底上方形成多个有源区包括：刻蚀所述半导体衬底形成鳍式有源区和隔离沟槽；以及在所述隔离沟槽上填充介质层以形成浅沟槽隔离。
14.基于上述方法的进一步改进，在所述多个有源区上方形成隔离材料层之前，所述方法进一步包括：在所述半导体衬底上形成栅极沟槽，所述栅极沟槽与所述鳍式有源区相交；以及在所述栅极沟槽内形成栅堆叠。
15.基于上述方法的进一步改进，所述位线叠层包括盖层、金属层和阻挡层，在所述多晶硅层上方形成位线叠层，并将所述位线叠层形成为位线主体结构进一步包括：在所述多晶硅层上方顺序形成所述阻挡层、所述金属层、所述盖层和光刻胶层；将所述光刻胶层形成为与所述多个有源区相对应的光刻胶图案；以及以所述光刻胶图案为掩模，对所述盖层、所述金属层和所述阻挡层自上而下进行蚀刻分别以形成所述位线主体结构。
16.基于上述方法的进一步改进，所述盖层包括sin；所述金属层包括w；以及所述阻挡层包括tin或tan。
17.另一方面，本发明实施例提供了一种dram的制造方法，包括采用以上所述的位线接触部的制造方法，其中，在多个有源区上方形成隔离材料层之前，所述方法进一步包括：在所述半导体衬底上形成栅极沟槽，所述栅极沟槽与鳍式有源区相交；在所述栅极沟槽内形成栅堆叠；其中，所述位线接触部连接位线主体结构与所述鳍式有源区的一部分；所述方法还包括：在所述鳍式有源区的另一部分上，形成存储节点接触部以及电容器。
18.与现有技术相比，本发明至少可实现如下有益效果之一：
19.1、通过多次循环蚀刻工艺能够在小于等于10nm的窄小区域有效的蚀刻；
20.2、循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤，其中，通过前体气体吹扫步骤能够去除饱和吸附后多余的气体，以免不同步骤的气体混合，影响工艺控制；通过激活多晶硅层的表面层，使得后续刻蚀步骤仅仅能刻蚀掉激活层，而无法蚀刻掉非激活层，从而获得高精度刻蚀效果；以及通过多余激活气体吹扫步骤能够去除多余的激活气体和蚀刻掉的副产品；以及
21.3、通过调整循环蚀刻工艺的次数和各步骤的时间能够控制多晶硅层的蚀刻量。
22.本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本
发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
23.附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
24.图1为现有的伪栅极去除蚀刻工艺过程中蚀刻掉不需要的部分的示意图；
25.图2为现有的由于多晶硅和蚀刻剂发生反应形成的副产品而导致蚀刻停止的示意图；
26.图3为现有的伪栅极去除蚀刻工艺过程中的底切的示意图；
27.图4为根据本发明实施例的在位线接触部的制造方法之前的结构图；
28.图5为根据本发明实施例的在位线接触部的制造方法之后的结构图；以及
29.图6为根据本发明实施例的循环蚀刻工艺的示意图。
30.附图标记：
31.102-氧化物掩模被破坏的区域；202和204-位线侧壁上的副产物；206和208-停止层边缘的副产物；302-底切；402-半导体衬底；404、406、408、410、412和414-有源区；416-绝缘材料层；418-蚀刻停止层；420-多晶硅层；422-阻挡层；424-金属层；426-位线盖层；428-光刻胶图案；430、434-位线接触部；432-光刻胶图案；602-前体气体吸收步骤；604-多余前体气体吹扫步骤；606-吸附气体激活步骤；608-多余激活气体吹扫步骤
具体实施方式
32.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
33.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
34.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
35.本发明的一个具体实施例，公开了一种dram位线接触部的制造方法。下文中，将参考图4至图6，对位线接触部的制造方法进行详细描述。
36.参考图4，首先提供半导体衬底402。该半导体衬底402仅在图4中示出，为了简化视图，在图5中未示出该半导体衬底402。
37.参考图4，在提供半导体衬底402之后，在半导体衬底402上方形成多个有源区404、
406、408、410、412和414。参考图4，对在半导体衬底402上方形成的多个有源区404、406、408、410、412和414进行详细描述。具体地，首先在半导体衬底402上方形成有源区对应的光刻胶图案并将预形成的有源区图案暴露出来，对于dram来说，有源区的图形通常是倾斜交错分布的长条状(图中未示出)。然后，对半导体衬底进行蚀刻，以形成多个鳍式有源区404、406、408、410、412、414和介于相邻的两个鳍式有源区之间的隔离沟槽，例如，相邻的两个鳍式有源区404和406之间的隔离沟槽。相邻任意两个有源区之间的间距一致。随后，在隔离沟槽上填充介质层以形成浅沟槽隔离。本发明实施例对有源区的形成不限于此，例如也可以采用常规的有源区形成方法，通过掩模注入半导体衬底形成有源区。
38.在半导体衬底402上方形成多个有源区404、406、408、410、412和414之后，在半导体衬底上形成栅极沟槽(在附图中未示出)，栅极沟槽与鳍式有源区相交。然后在栅极沟槽内形成栅堆叠。
39.参考图4，在栅极沟槽内形成栅堆叠之后，可以在多个有源区404、406、408、410、412、414上方形成隔离材料层，并在要形成位线接触部的有源区上方蚀刻隔离材料层以形成暴露有源区顶面的开口区域。隔离材料层可以包括绝缘材料层416和蚀刻停止层418。具体地，进一步包括：在多个沟槽和多个鳍式有源区上方顺序形成绝缘材料层416和蚀刻停止层418。具体地，通过沉积工艺在多个有源区中的任两个有源区的侧壁之间和多个有源区的顶面上方形成绝缘材料层416。在绝缘材料层416上方形成蚀刻停止层418。接着，在将要形成位线接触部的位置处形成接触孔开口。可以通过光刻在有源区404、408和412上方的蚀刻停止层418和绝缘材料层416以形成暴露有源区的整个顶面的开口区域。
40.参考图4，在形成开口区域之后，可以在开口区域和隔离材料层上方沉积多晶硅层420。例如，在有源区404、408和412上方、剩余的蚀刻停止层418上方和暴露的绝缘材料层416的表面上方形成多晶硅层420。多晶硅层420的顶面为平坦表面。
41.参考图4，在开口区域和隔离材料层上方沉积多晶硅层420之后，在多晶硅层420上方形成位线叠层，并将位线叠层形成为位线主体结构。位线叠层包括盖层、金属层和阻挡层。具体地，进一步包括：在多晶硅层420上方形成顺序形成阻挡层、金属层、盖层和光刻胶层。盖层包括sin；金属层包括w；以及阻挡层包括tin或tan。接下来，将光刻胶层形成为与多个有源区404、406、408、410、412和414相对应的光刻胶图案428。最后，以光刻胶图案428为掩模，对盖层、金属层和阻挡层自上而下进行蚀刻以分别形成位线盖层426、位线金属层424和位线阻挡层422。具体地，位线主体结构包括具有竖直侧壁的位线盖层426、具有倾斜侧壁的位线金属层424和具有竖直侧壁的位线阻挡层422。
42.参考图5，在将位线叠层形成为位线主体结构之后，以位线主体结构为掩模，通过多次循环蚀刻工艺对多晶硅层进行多次蚀刻以形成位线接触部，其中，循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤。以位线为掩模，通过多次循环蚀刻工艺对多晶硅层420进行多次蚀刻，在有源区404、408和412的顶面处停止蚀刻以及在有源区406、410和414的蚀刻停止层418的顶面处停止蚀刻，使得去除多晶硅层420的一部分，而多晶硅层420的剩余部分形成位线接触部。位线接触部包括与有源区404、408和412的顶面接触的位线接触部434，以及位于有源区406、410和414上方的蚀刻停止层418的顶面上的接触部430。位线接触部434能够将位线与有源区404、408和412电连接，而接触部430悬空，没有连接至有源区而是通过蚀刻停止层与有源区406、410和
414隔离。由于位线接触部430位于蚀刻停止层418的顶面上方，所以位线接触部430短于位线接触部434。在多次循环蚀刻工艺的过程中，光刻胶图案428大部分被消耗，仅会保留小部分的光刻胶图案432。循环蚀刻工艺包括前体气体吸收步骤602、多余前体气体吹扫步骤604、吸附气体激活步骤606和多余激活气体吹扫步骤608。通过调节循环蚀刻工艺的次数来调节蚀刻量，其中，循环蚀刻工艺的次数在1至100的范围内。下文中，参考图6，对循环蚀刻工艺进行详细描述。
43.参考图6，前体气体吸收步骤602包括：在工艺室提供前体气体，使得多晶硅层420的表面层与前体气体接触以吸附前体气体，即，饱和吸收前体气体。前体气体包括hbr/n2、hbr/he、hbr/ar、cl2/n2、cl2/he或cl2/ar。多余前体气体吹扫步骤604包括打开抽气阀，利用ar气体吹扫工艺室，以去除饱和吸附后多余的前体气体，以免不同步骤的气体混合，使得工艺过程具有自限制特点。例如，完全打开抽气阀，仅利用ar在10秒钟内完成充分吹扫。吸附气体激活步骤606包括使用稀有气体传递离子化激活能量，以激活多晶硅层420的表面层，其中，稀有气体包括：ne、ar、he、xe和kr。蚀刻多晶硅层420的激活的表面层而保持非激活的表面层未被蚀刻。具体地，刻蚀掉激活的单层硅使得刻蚀精度达到原子层硅厚度的精度。多余激活气体吹扫步骤608：完全打开抽气阀，利用ar气体吹扫工艺室，以去除多余的激活气体和蚀刻掉的材料(例如，蚀刻掉的单层硅)。例如，完全打开抽气阀，仅利用ar在10秒钟内完成充分吹扫。
44.与现有技术相比较，本实施例提供的循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤，其中，通过前体气体吹扫步骤能够去除饱和吸附后多余的气体，以免不同步骤的气体混合，影响工艺控制；通过激活多晶硅层的表面层，使得后续刻蚀步骤仅仅能刻蚀掉激活层，而无法蚀刻掉非激活层，从而获得高精度刻蚀效果；以及通过多余激活气体吹扫步骤能够去除多余的激活气体和蚀刻掉的副产品。另外，通过调整循环蚀刻工艺的次数和各步骤的时间能够控制多晶硅层的蚀刻量。
45.与现有技术相比较，本发明实施例提供的循环蚀刻工艺中，在位线图案化或逻辑中，像是替换金属栅极rmg(replace metal gate)伪栅极蚀刻、切割工艺，在窄小区域的蚀刻，可以有效的蚀刻并维持掩模选择比。
46.本发明的另一个具体实施例，公开了一种dram的制造方法。具体地，dram的制造方法包括以上所述的位线接触部的制造方法。可以提供半导体衬底，形成用于dram的交错分布的有源区，在多个有源区上方形成隔离材料层之前，在半导体衬底上形成栅极沟槽，该栅极沟槽与鳍式有源区相交。然后在栅极沟槽内形成栅堆叠。位线接触部连接位线主体结构与鳍式有源区的一部分以及在鳍式有源区的另一部分上形成存储节点接触部以及电容器。
47.能够通过未被蚀刻的隔离材料层将相邻行的位线接触部间隔开而避免相邻的位线接触部之间短路，以能够充分利用有源区上方的空间区域。
48.与现有技术相比，本发明至少可实现如下有益效果之一：
49.1、通过多次循环蚀刻工艺能够在小于等于10nm的窄小区域有效的蚀刻；
50.2、循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤，其中，通过前体气体吹扫步骤能够去除饱和吸附后多余的气体，以免不同步骤的气体混合，影响工艺控制；通过激活多晶硅层的表面层，使得后续刻
蚀步骤仅仅能刻蚀掉激活层，而无法蚀刻掉非激活层，从而获得高精度刻蚀效果；以及通过多余激活气体吹扫步骤能够去除多余的激活气体和蚀刻掉的副产品。
51.3、通过调整循环蚀刻工艺的次数和各步骤的时间能够控制多晶硅层的蚀刻量。
52.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
53.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。