测试结构、测试结构形成方法及工作方法与流程

1.本发明涉及半导体测试技术领域，尤其涉及一种测试结构、测试结构形成方法及工作方法。


背景技术：

2.半导体集成电路(ic)的制备过程中，当后段(backend of line，简称beol)工艺完成后，芯片上已经制备好用于后段互连的互连层，此时，需要将芯片进行失效分析(failure analysis)，其中包括ebac(electron beam absorbed current，电子束吸收电流)测试。
3.ebac测试是一种有效的后段缺陷检测方法，在进行ebac测试时，需要将待测芯片放在扫描电子显微镜(scanning electron microscope，简称sem)中，电子束照射到所述芯片的表面，纳米探针(nanoprober)接触待测芯片的测试点(node)，纳米探针可以探测到电流的强弱，从而判断后段互连层中的缺陷，包括断路(open)、短路(bridge)以及高电阻短路(high resistance short)。
4.现有技术中，一个待测芯片上具有阵列排布的测试单元，需要用纳米探针测试若干次才能定位到失效位置，需要耗费大量时间，浪费人力及设备的利用率。
5.因此，如何提高失效分析时的效率，是亟需要解决的问题。


技术实现要素：

6.本发明解决的技术问题是提供一种测试结构、测试结构形成方法及工作方法，以提高失效分析时的效率。
7.为解决上述技术问题，本发明技术方案提供一种测试结构，包括：衬底；位于衬底上的呈m行
×
n列阵列排布的测试单元，所述m为大于1的自然数，所述n为大于1的自然数，所述测试单元包括：若干沿第一方向平行排列的栅极结构、以及位于相邻栅极结构之间的若干第一金属层，所述第一方向平行于衬底表面；若干位于所述第一金属层上的第二金属层，任一所述第二金属层与一个第一金属层电连接，所述第二金属层的延伸方向与第一金属层的延伸方向平行；m根第三金属层，任一所述第三金属层与沿第一方向平行排列的一行栅极结构电连接，所述第三金属层平行于所述第一方向；与m根第三金属层电连接的第四金属层，所述第四金属层、第三金属层和第二金属层位于同一层。
8.可选的，所述测试单元中栅极结构的数量为3个，所述测试单元中第一金属层的数量为2个。
9.可选的，所述第四金属层的延伸方向与第三金属层的延伸方向垂直。
10.可选的，还包括：若干位于第二金属层上的第五金属层，任一所述第五金属层与沿第一方向平行排列的一行第二金属层电连接，所述第五金属层平行于所述第一方向。
11.可选的，还包括：与若干第五金属层电连接的第六金属层，所述第六金属层的延伸方向与第五金属层的延伸方向垂直，所述第六金属层与第五金属层位于同一层。
12.可选的，所述第五金属层的数量为2
×
m根，与任一行第二金属层电连接的第五金
属层的数量为2根。
13.可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
14.可选的，所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括钨。
15.可选的，还包括：位于衬底上的介质结构；所述测试单元、第二金属层、第三金属层、第四金属层、第五金属层以及第六金属层位于所述介质结构内。
16.可选的，还包括：位于衬底上的隔离层；所述测试单元位于隔离层上。
17.相应地，本发明技术方案还提供一种测试结构的形成方法，包括：提供衬底；在衬底上形成呈m行
×
n列阵列排布的测试单元，所述m为大于1的自然数，所述n为大于1的自然数，所述测试单元包括：若干沿第一方向平行排列的栅极结构、以及位于相邻栅极结构之间的若干第一金属层，所述第一方向平行于衬底表面；形成若干位于所述第一金属层上的第二金属层，任一所述第二金属层与一个第一金属层电连接，所述第二金属层的延伸方向与第一金属层的延伸方向平行；形成m根第三金属层，任一所述第三金属层与沿第一方向平行排列的一行栅极结构电连接，所述第三金属层平行于所述第一方向；形成与m根第三金属层电连接的第四金属层，所述第四金属层、第三金属层和第二金属层位于同一层。
18.可选的，所述测试单元中栅极结构的数量为3个，所述测试单元中第一金属层的数量为2个。
19.可选的，所述第四金属层的延伸方向与第三金属层的延伸方向垂直。
20.可选的，还包括：形成若干位于第二金属层上的第五金属层，任一所述第五金属层与沿第一方向平行排列的一行第二金属层电连接，所述第五金属层平行于所述第一方向。
21.可选的，还包括：形成与若干第五金属层电连接的第六金属层，所述第六金属层的延伸方向与第五金属层的延伸方向垂直，所述第六金属层与第五金属层位于同一层。
22.可选的，所述第五金属层的数量为2
×
m根，与任一行第二金属层电连接的第五金属层的数量为2根。
23.可选的，还包括：在衬底上形成介质结构；所述测试单元、第二金属层、第三金属层、第四金属层、第五金属层以及第六金属层位于所述介质结构内。
24.相应地，本发明技术方案还提供一种测试结构的测试方法，包括：提供测试结构，所述测试结构包括：衬底；位于衬底上的呈m行
×
n列阵列排布的测试单元，所述m为大于1的自然数，所述n为大于1的自然数，所述测试单元包括：若干沿第一方向平行排列的栅极结构、以及位于相邻栅极结构之间的若干第一金属层，所述第一方向平行于衬底表面；若干位于所述第一金属层上的第二金属层，任一所述第二金属层与一个第一金属层电连接，所述第二金属层的延伸方向与第一金属层的延伸方向平行；m根第三金属层，任一所述第三金属层与沿第一方向平行排列的一行栅极结构电连接，所述第三金属层平行于所述第一方向；与m根第三金属层电连接的第四金属层，所述第四金属层、第三金属层和第二金属层位于同一层；将所述栅极结构接地，对所述第四金属层加压；采用扫描电子显微镜进行检测，获取失效位置。
25.可选的，所述测试结构还包括：若干位于第二金属层上的第五金属层，任一所述第五金属层与沿第一方向平行排列的一行第二金属层电连接，所述第五金属层平行于所述第一方向；与若干第五金属层电连接的第六金属层，所述第六金属层的延伸方向与第五金属层的延伸方向垂直，所述第六金属层与第五金属层位于同一层。
26.可选的，所述测试结构的测试方法还包括：在将所述栅极结构接地，对所述第四金属层加压之前，对所述第六金属层加压，获取所述测试结构的电流，若所述电流大于预设值，去除所述第五金属层和第六金属层，暴露出所述第四金属层、第三金属层和第二金属层。
27.可选的，去除所述第五金属层和第六金属层的工艺包括化学机械抛光工艺。
28.与现有技术相比，本发明的技术方案具有以下有益效果：
29.本发明技术方案提供一种测试结构，所述测试结构包括若干第二金属层，任一所述第二金属层与一个第一金属层电连接，所述第二金属层的延伸方向与第一金属层的延伸方向平行，所述测试结构还包括m根第三金属层，任一所述第三金属层与沿第一方向平行排列的一行栅极结构电连接，所述第三金属层平行于所述第一方向，m根第三金属层与第四金属层电连接。从而在失效分析时，若所述第一金属层与栅极结构发生短路，则在通过对第四金属层加压，同时将若干栅极结构进行接地时，与第一金属层电连接的第二金属层会在电子束的照射下产生暗电流，从而在扫描电子显微镜下所述短路结构容易被检测到，使得所述失效位置能够精准定位。所述测试结构简化了测试流程，节省了人力物力，提高了测试效率。
附图说明
30.图1是一实施例中测试结构的结构示意图；
31.图2至图5是本发明实施例中测试结构形成过程的结构示意图；
32.图6是本发明实施例中测试结构的测试方法流程示意图。
具体实施方式
33.如背景技术所述，现有的测试结构如何提高失效分析时的效率，是亟需要解决的问题。现结合具体实施例进行分析说明。
34.图1是一实施例中测试结构的结构示意图。
35.请参考图1，图1为所述测试结构省略介质结构的俯视图，包括：衬底100；位于衬底100上的若干测试单元，若干所述测试单元呈m
×
n阵列排列，所述测试单元包括：沿平行于衬底100表面第一方向排列的三个栅极结构101；位于相邻栅极结构101之间的第一金属层102；连接任一行所述第一金属层102的第二金属层103；连接任一行所述栅极结构101的第三金属层104；连接第二金属层103或连接第三金属层104的其他金属层(未图示)。
36.所述测试结构与有效半导体结构同时形成，所述测试结构中，所述第一金属层102位于相邻栅极结构101之间，由于半导体技术节点的缩小，受形成工艺的影响，所述第一金属层102容易与相邻的栅极结构101相接触发生短路，从而使得与所述测试结构同时形成的有效半导体结构功能失效。
37.通常采用ebac测试对所述测试结构进行失效分析，先对所述测试结构进行层层剥除暴露出第二金属层103和第三金属层104，然后用纳米探针对m根第二金属层103进行接触探测，直至定位到失效的测试单元所在排m，再去除第二金属层103和第三金属层104，暴露出第一金属层102，然后用纳米探针对测试单元中的三个栅极结构101和两个第一金属层102进行检测，获取失效的位置。然而，所述测试结构包括m
×
n个测试单元，因此，所述过程
耗费时间较长，而测试机台的机时有限，无法实现如此繁复的测试过程。
38.为了解决上述问题，本发明技术方案提供一种测试结构、测试结构形成方法及工作方法，通过将任一所述第二金属层与一个第一金属层电连接，所述第二金属层的延伸方向与第一金属层的延伸方向平行，所述测试结构还包括m根第三金属层，任一所述第三金属层与沿第一方向平行排列的一行栅极结构电连接，所述第三金属层平行于所述第一方向，m根第三金属层与第四金属层电连接。从而在失效分析时，若所述第一金属层与栅极结构发生短路，则在通过对第四金属层加压，同时将若干栅极结构进行接地时，与第一金属层电连接的第二金属层会在电子束的照射下产生暗电流，从而在扫描电子显微镜下所述短路结构容易被检测到，使得所述失效位置能够精准定位。所述测试结构简化了测试流程，节省了人力物力，提高了测试效率。
39.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
40.图2至图5是本发明实施例中测试结构形成过程的结构示意图。
41.请参考图2，提供衬底200。
42.在本实施例中，所述衬底200的材料为硅。
43.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
44.请继续参考图2，在衬底200上形成呈m行
×
n列阵列排布的测试单元，所述m为大于1的自然数，所述n为大于1的自然数，所述测试单元包括：若干沿第一方向x平行排列的栅极结构201、以及位于相邻栅极结构201之间的若干第一金属层202，所述第一方向x平行于衬底200表面。
45.所述测试单元中栅极结构201的数量为3个，所述测试单元中第一金属层202的数量为2个。
46.在其他实施例中，所述测试单元中栅极结构的数量可以为其他数量，所述测试单元中第一金属层的数量可以为其他数量。
47.所述测试单元的形成方法包括：在衬底200上形成若干伪栅极结构；在伪栅极结构侧壁和衬底200上形成第一介质层(未图示)；去除所述伪栅极结构，在第一介质层内形成栅极开口(未图示)；在栅极开口内形成栅极结构201；在栅极结构201上和第一介质层上形成第二介质层(未图示)；在第二介质层内和第一介质层内形成若干第一金属层202，所述第一金属层202位于相邻栅极结构201之间的衬底200上。
48.在本实施例中，所述栅极结构201包括栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。
49.在本实施例中，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
50.所述第一介质层和第二介质层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第一介质层和第二介质层的材料包括氧化硅。
51.所述第一金属层202的材料包括铜、钛、铝、钨、钴、镍和钽中的一种或多种的组合。在本实施例中，所述第一金属层202的材料包括铜。
52.在本实施例中，在衬底200上形成呈m行
×
n列阵列排布的测试单元之前，还包括：在衬底200上形成隔离层(未图示)；所述测试单元位于隔离层上。
53.所述隔离层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述隔离层的材料包括氧化硅。
54.请参考图3，形成若干位于所述第一金属层202上的第二金属层203，任一所述第二金属层203与一个第一金属层202电连接，所述第二金属层203的延伸方向与第一金属层202的延伸方向平行。
55.所述第二金属层203的形成方法包括：在第一金属层202上和第二介质层上形成第三介质层(未图示)；在第三介质层内形成第一插塞(未图示)，所述第一插塞位于第一金属层202上，且所述第一插塞与第一金属层202电连接；在第一插塞上和第三介质层上形成第四介质层；在第四介质层内形成所述第二金属层203，所述第二金属层203位于第一金属层202上。
56.所述第三介质层和第四介质层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第三介质层和第四介质层的材料包括氧化硅。
57.所述第二金属层203的材料包括铜、钛、铝、钨、钴、镍和钽中的一种或多种的组合。在本实施例中，所述第二金属层203的材料包括铜。
58.请参考图4，形成m根第三金属层204，任一所述第三金属层204与沿第一方向x平行排列的一行栅极结构201电连接，所述第三金属层204平行于所述第一方向x；形成与m根第三金属层204电连接的第四金属层205，所述第四金属层205、第三金属层204和第二金属层203位于同一层。
59.第四金属层205、第三金属层204和第二金属层203同时形成，所述第四金属层205、第三金属层204和第二金属层203位于第四介质层内。所述第三金属层204通过位于栅极结构201上的第二插塞(未图示)与所述栅极结构201电连接，所述第二插塞位于第三介质层内，所述第二插塞与第一插塞同时形成。
60.在本实施例中，所述第四金属层205的延伸方向与第三金属层204的延伸方向垂直。
61.请参考图5，形成第四金属层205、第三金属层204和第二金属层203之后，形成若干位于第二金属层203上的第五金属层206，任一所述第五金属层206与沿第一方向x平行排列的一行第二金属层203电连接，所述第五金属层206平行于所述第一方向x。
62.所述第五金属层206的形成方法包括：在第四介质层上、第四金属层205、第三金属层204和第二金属层203上形成第五介质层(未图示)；在第五介质层内形成第三插塞(未图示)，所述第三插塞位于第二金属层203上且与第二金属层203电连接；在第三插塞上和第五介质层上形成第六介质层(未图示)；在第六介质层内形成第五金属层206，所述第五金属层206位于第三插塞上。
63.所述第五介质层和第六介质层的材料包括介电材料，所述介电材料包括氧化硅、
氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第五介质层和第六介质层的材料包括氧化硅。
64.所述第五金属层206的材料包括铜、钛、铝、钨、钴、镍和钽中的一种或多种的组合。在本实施例中，所述第五金属层206的材料包括铜。
65.在本实施例中，所述第五金属层206的数量为2
×
m根，与任一行第二金属层203电连接的第五金属层206的数量为2根。2根所述第五金属层206与一行第二金属层203电连接，从而能够分摊电流密度，增强第三插塞和第五金属层206的电流承受能力。
66.在其他实施例中，与任一行第二金属层电连接的第五金属层的数量可以为其他数量。
67.请继续参考图5，形成第五金属层206的同时，还包括：形成与若干第五金属层206电连接的第六金属层207，所述第六金属层207的延伸方向与第五金属层206的延伸方向垂直，所述第六金属层207与第五金属层206位于同一层。
68.所述第六金属层207位于第六介质层内。
69.形成第六金属层207之后，还包括：在第六介质层上和第六金属层207上形成其他金属层和介质层，在此未图示。
70.所述第一介质层、第二介质层、第三介质层、第四介质层、第五介质层、第六介质层和其他介质层共同构成位于衬底200上的介质结构，所述测试单元、第二金属层203、第三金属层204、第四金属层205、第五金属层206、第六金属层207以及其他金属层位于所述介质结构内，所述介质结构为所述测试单元、第二金属层203、第三金属层204、第四金属层205、第五金属层206、第六金属层207以及其他金属层提供结构支持。
71.至此，形成的所述测试结构，所述测试结构包括若干第二金属层203，任一所述第二金属层203与一个第一金属层202电连接，所述第二金属层203的延伸方向与第一金属层202的延伸方向平行，所述测试结构还包括m根第三金属层204，任一所述第三金属层204与沿第一方向x平行排列的一行栅极结构201电连接，所述第三金属层204平行于所述第一方向x，m根第三金属层204与第四金属层205电连接。从而在失效分析时，若所述第一金属层202与栅极结构201发生短路，则在通过对第四金属层205加压，同时将若干栅极结构201进行接地时，与第一金属层202电连接的第二金属层203会在电子束的照射下产生暗电流，从而在扫描电子显微镜下所述短路结构容易被检测到，使得所述失效位置能够精准定位。所述测试结构简化了测试流程，节省了人力物力，提高了测试效率。
72.相应地，本发明实施例还提供一种测试结构，请继续参考图5，包括：
73.衬底200；
74.位于衬底200上的呈m行
×
n列阵列排布的测试单元，所述m为大于1的自然数，所述n为大于1的自然数，所述测试单元包括：若干沿第一方向x平行排列的栅极结构201、以及位于相邻栅极结构201之间的若干第一金属层202，所述第一方向x平行于衬底200表面；
75.若干位于所述第一金属层202上的第二金属层203，任一所述第二金属层203与一个第一金属层202电连接，所述第二金属层203的延伸方向与第一金属层202的延伸方向平行；
76.m根第三金属层204，任一所述第三金属层204与沿第一方向x平行排列的一行栅极结构201电连接，所述第三金属层204平行于所述第一方向x；
77.与m根第三金属层204电连接的第四金属层205，所述第四金属层205、第三金属层204和第二金属层202位于同一层。
78.在本实施例中，所述测试单元中栅极结构201的数量为3个，所述测试单元中第一金属层202的数量为2个。
79.在本实施例中，所述第四金属层205的延伸方向与第三金属层204的延伸方向垂直。
80.在本实施例中，还包括：若干位于第二金属层203上的第五金属层206，任一所述第五金属层206与沿第一方向x平行排列的一行第二金属层203电连接，所述第五金属层206平行于所述第一方向x。
81.在本实施例中，还包括：与若干第五金属层206电连接的第六金属层207，所述第六金属层207的延伸方向与第五金属层206的延伸方向垂直，所述第六金属层207与第五金属层206位于同一层。
82.在本实施例中，所述第五金属层206的数量为2
×
m根，与任一行第二金属层203电连接的第五金属层206的数量为2根。
83.在本实施例中，所述栅极结构201包括栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。
84.在本实施例中，所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括钨。
85.在本实施例中，还包括：位于衬底200上的介质结构(未图示)；所述测试单元、第二金属层203、第三金属层204、第四金属层205、第五金属层206和第六金属层207位于所述介质结构内。
86.在本实施例中，还包括：位于衬底200上的隔离层(未图示)；所述测试单元位于隔离层上。
87.所述测试结构，所述测试结构包括若干第二金属层203，任一所述第二金属层203与一个第一金属层202电连接，所述第二金属层203的延伸方向与第一金属层202的延伸方向平行，所述测试结构还包括m根第三金属层204，任一所述第三金属层204与沿第一方向x平行排列的一行栅极结构201电连接，所述第三金属层204平行于所述第一方向x，m根第三金属层204与第四金属层205电连接。从而在失效分析时，若所述第一金属层202与栅极结构201发生短路，则在通过对第四金属层205加压，同时将若干栅极结构201进行接地时，与第一金属层202电连接的第二金属层203会在电子束的照射下产生暗电流，从而在扫描电子显微镜下所述短路结构容易被检测到，使得所述失效位置能够精准定位。所述测试结构简化了测试流程，节省了人力物力，提高了测试效率。
88.图6是本发明实施例中测试结构的测试方法的流程图。
89.请参考图6，所述测试结构的测试方法包括：
90.s100：提供测试结构，所述测试结构的形成过程请参考图2至图5，所述测试结构包括：衬底200；位于衬底200上的呈m行
×
n列阵列排布的测试单元，所述m为大于1的自然数，所述n为大于1的自然数，所述测试单元包括：若干沿第一方向x平行排列的栅极结构201、以及位于相邻栅极结构201之间的若干第一金属层202，所述第一方向x平行于衬底200表面；若干位于所述第一金属层202上的第二金属层203，任一所述第二金属层203与一个第一金
属层202电连接，所述第二金属层203的延伸方向与第一金属层202的延伸方向平行；m根第三金属层204，任一所述第三金属层204与沿第一方向x平行排列的一行栅极结构201电连接，所述第三金属层204平行于所述第一方向x；与m根第三金属层204电连接的第四金属层205，所述第四金属层205、第三金属层204和第二金属层203位于同一层。
91.在本实施例中，所述测试结构还包括：若干位于第二金属层202上的第五金属层206，任一所述第五金属层206与沿第一方向x平行排列的一行第二金属层203电连接，所述第五金属层206平行于所述第一方向x；与若干第五金属层206电连接的第六金属层207，所述第六金属层207的延伸方向与第五金属层206的延伸方向垂直，所述第六金属层207与第五金属层206位于同一层。
92.s200：将所述栅极结构201接地，对所述第四金属层205加压。
93.在本实施例中，在将所述栅极结构201接地，对所述第四金属层205加压之前，对所述第六金属层207加压，获取所述测试结构的电流，若所述电流大于预设值，去除所述第五金属层206和第六金属层207，暴露出所述第四金属层205、第三金属层204和第二金属层203。
94.所述测试结构中，若所述第一金属层202与栅极结构201发生接触短路，则所述测试结构的电流会较预设值电流大，因此可以判定有第一金属层202与栅极结构201发生接触短路，从而需要进行失效分析。
95.在本实施例中，去除所述第五金属层206和第六金属层207的工艺包括化学机械抛光工艺。
96.s300：采用扫描电子显微镜进行检测，获取失效位置。
97.在将所述栅极结构201接地，对所述第四金属层205加压时，与第一金属层202电连接的第二金属层203会在电子束的照射下产生暗电流，所述第一金属层202与栅极结构201发生短路，在扫描电子显微镜下所述短路位置的第二金属层203容易被检测到，使得所述失效位置能够精准定位。所述测试结构简化了测试流程，节省了人力物力，提高了测试效率。
98.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。