一种驱动电路及其驱动方法、显示装置与流程

1.本发明涉及电路技术领域，尤其涉及一种驱动电路及其驱动方法、显示装置。


背景技术：

2.液晶显示器(liquid crystal display，lcd)已得到广泛应用，但在客户端验证过程中，液晶显示器经常会出现开机闪白问题，大幅降低用户体验。


技术实现要素：

3.本发明的实施例提供一种驱动电路及其驱动方法、显示装置，该驱动电路可以解决开机闪白问题，提升用户体验。
4.为达到上述目的，本发明的实施例采用如下技术方案：
5.一方面，提供了一种驱动电路，应用于驱动显示面板，所述驱动电路包括：：电平转换模块、控制模块和栅极驱动模块；
6.其中，所述电平转换模块分别电连接帧起始信号线、多条栅极时钟信号线和多个第一节点，被配置为分别对所述帧起始信号线的第一帧起始信号、所述栅极时钟信号线的第一栅极时钟信号进行电平转换，得到第二帧起始信号和第二栅极时钟信号，并在所述第二帧起始信号的控制下，向多个所述第一节点提供所述第二栅极时钟信号；
7.所述控制模块分别电连接多个第一节点、公共电压信号线、所述栅极驱动模块和所述显示面板，被配置为在所述第一节点的电压的控制下，向所述栅极驱动模块提供所述第二栅极时钟信号，同时向所述显示面板提供所述公共电压信号线的公共电压信号；
8.所述栅极驱动模块分别电连接所述控制模块和所述显示面板，被配置为在所述第二栅极时钟信号的控制下，将栅极驱动信号传输至所述显示面板。
9.可选的，所述控制模块包括多组子模块，所述子模块包括第一控制子模块和第二控制子模块；
10.各组所述子模块中，所述第一控制子模块和所述第二控制子模块均与同一所述第一节点电连接；
11.其中，所述第一控制子模块的输入端电连接所述第一节点、输出端电连接所述栅极驱动模块，被配置为在所述第一节点的电压的控制下，向所述栅极驱动模块提供所述第二栅极时钟信号；
12.所述第二控制子模块包括开关单元，所述开关单元包括控制端、第一端和第二端，所述控制端电连接所述第一节点，所述第一端电连接所述公共电压信号线，所述第二端电连接所述显示面板，被配置为在所述第一节点的电压的控制下，向所述显示面板提供所述公共电压信号。
13.可选的，所述开关单元包括场效应管，所述场效应管的控制极用作所述控制端、第一极用作所述第一端、第二极用作所述第二端。
14.可选的，所述场效应管包括n型薄膜晶体管或者p型薄膜晶体管。
15.可选的，所述第二控制子模块还包括第一零欧电阻，所述第一零欧电阻的两端分别与所述第一节点和所述开关单元的所述控制端相连。
16.可选的，所述第二控制子模块还包括第一零欧电阻，所述第一零欧电阻的两端分别与所述第一节点和所述开关单元的所述控制端相连。
17.可选的，所述第一控制子模块还包括第二零欧电阻，所述第二零欧电阻的两端分别与所述第一控制子模块的输入端和输出端相连。
18.可选的，所述子模块的组数与所述时钟信号线的条数相同。
19.可选的，所述子模块的组数为四组、六组或者八组。
20.可选的，所述驱动电路还包括：时序控制模块和公共电压驱动模块；
21.其中，所述时序控制模块分别电连接所述帧起始信号线和多条所述栅极时钟信号线，被配置为向所述帧起始信号线提供第一帧起始信号，向多条所述栅极时钟信号线提供所述第一栅极时钟信号；
22.所述公共电压模块电连接所述公共电压信号线，被配置为向所述公共电压信号线提供所述公共电压信号。
23.另一方面，提供了一种显示装置，包括：上述的驱动电路。
24.再一方面，提供了一种驱动方法，用于驱动上述的驱动电路，所述方法包括：
25.向帧起始信号线输入第一帧起始信号，向多条所述栅极时钟信号线输入第一栅极时钟信号，向公共电压信号线输入公共电压信号。
26.本发明的实施例提供了一种驱动电路及其驱动方法、显示装置，该驱动电路应用于驱动显示面板，且包括电平转换模块、控制模块和栅极驱动模块；其中，所述电平转换模块分别电连接帧起始信号线、多条栅极时钟信号线和多个第一节点，被配置为分别对所述帧起始信号线的第一帧起始信号、所述栅极时钟信号线的第一栅极时钟信号进行电平转换，得到第二帧起始信号和第二栅极时钟信号，并在所述第二帧起始信号的控制下，向多个所述第一节点提供所述第二栅极时钟信号；所述控制模块分别电连接多个第一节点、公共电压信号线、栅极驱动模块和所述显示面板，被配置为在所述第一节点的电压的控制下，向所述栅极驱动模块提供所述第二栅极时钟信号，同时向所述显示面板提供所述公共电压信号线的公共电压信号；所述栅极驱动模块分别电连接所述控制模块和所述显示面板，被配置为在所述第二栅极时钟信号的控制下，将栅极驱动信号传输至所述显示面板。
27.这样，通过控制模块可以向栅极驱动模块提供第二栅极时钟信号，同时向显示面板提供公共电压信号；而第二栅极时钟信号可同时控制栅极驱动信号，使得栅极驱动信号和公共电压信号同时传输至显示面板；从而解决了相关技术中因公共电压信号比栅极驱动信号早开启引起的闪白不良问题，进而提升了产品质量，提高了用户体验。
附图说明
28.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1为本发明实施例提供的一种信号时序图；
30.图2为本发明实施例提供的另一种信号时序图；
31.图3为本发明实施例提供的一种出现闪白问题的信号时序图；
32.图4为本发明实施例提供的一种解决闪白问题的信号时序图；
33.图5为本发明实施例提供的一种驱动电路的结构示意图；
34.图6为图5的一种信号时序图；
35.图7为图5的另一种信号时序图。
具体实施方式
36.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
37.在本发明的实施例中，采用“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本发明实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
38.在本发明的实施例中，“多个”的含义是两个或两个以上，“多组”的含义是两组或两组以上，除非另有明确具体的限定。
39.显示器(mnt)项目产品在客户端验证过程中，经常会出现开机闪白问题，大幅降低了产品质量和用户体验。发明人经过仔细分析后发现：参考图1所示，出现闪白问题的液晶显示器中，公共电压信号(vcom信号)在t1时刻开启，栅极驱动信号(g-out信号)在t2时刻开启，公共电压信号比栅极驱动信号早开启约335ms；而在这段时间内(t1-t2时间段内)，由于薄膜晶体管(thin film transistor，tft)未开启，数据电压(source data)无法进入薄膜晶体管内(即图1中source output信号未开启)；那么，液晶两端只有公共电压(vcom)施加了偏转电压，此时液晶两端的压差最大，屏幕显示为白画面(ads型液晶屏)，此时虽然背光未开启，但是在外界环境光的照射下，可见闪白不良。同时，vdd1信号(goa降噪供电电压信号)与vcom信号同步开启，或者在vcom信号后开启(图2中以vdd1信号在t2时刻开启，vcom信号在t1时刻开启，vdd1信号在vcom信号后开启为例绘示)，那么，参考图3所示，若在闪白期间(t1时间段内)进行goa降噪动作(图3以在t2时间段内进行goa降噪为例绘示)，还会出现黑线不良现象。
40.为了解决上述问题，本发明实施例提供了一种驱动电路，应用于驱动显示面板，参考图5所示，该驱动电路包括：电平转换模块1、控制模块2和栅极驱动模块3。
41.其中，电平转换模块1分别电连接帧起始信号线(stv线)、多条栅极时钟信号线和多个第一节点，被配置为分别对帧起始信号线的第一帧起始信号、栅极时钟信号线的第一栅极时钟信号进行电平转换，得到第二帧起始信号和第二栅极时钟信号，并在第二帧起始信号的控制下，向多个第一节点提供第二栅极时钟信号。
42.图5中，以4条栅极时钟信号线(包括clk1_in线、clk2_in线、clk3_in线、clk4_in线)为例进行绘示，上述电平转换模块分别对stv线的第一帧起始信号、4条栅极时钟信号线的第一栅极时钟信号进行电平转换后，得到第二帧起始信号和4个第二栅极时钟信号clk1_out、clk2_out、clk3_out和clk4_out。第二帧起始信号在电平转换模块内产生，不需要对外
输出，在图5中未示出。
43.上述电平转换模块可以包括电平转换(level shift)电路，这里对于电平转换电路的具体电路不做限定。该电平转换模块可以单独设置在驱动电路板上，也可以集成在驱动芯片中，示例的，该驱动芯片可以是p-gamma ic(可编程伽马芯片)。
44.上述电平转换模块能够用于电平转换，其可以将低电平信号转换为高电平信号，也可以将高电平信号转换为低电平信号，这里不做限定。
45.参考图5所示，控制模块2分别电连接多个第一节点n1、公共电压信号线(vcom_in线)、栅极驱动模块3和显示面板4，被配置为在第一节点n1的电压的控制下，向栅极驱动模块3提供第二栅极时钟信号，同时向显示面板4提供公共电压信号线(vcom_in线)的公共电压信号(vcom_in信号)。图5中，以向栅极驱动模块3提供4个第二栅极时钟信号clk1_goa、clk2_goa、clk3_goa、clk4_goa为例进行绘示。
46.这里对于控制模块的具体电路结构不做限定。
47.参考图5所示，栅极驱动模块3分别电连接控制模块2和显示面板4，被配置为在第二栅极时钟信号的控制下，将栅极驱动信号传输至显示面板。图5中，以向显示面板4提供4个栅极驱动信号g_out1、g_out2、g_out3、g_out4为例进行绘示。
48.这里栅极驱动模块可以包括goa(gate driver on array，阵列基板行驱动)电路，能够生成栅极驱动信号。
49.需要说明的是，参考图5所示，显示面板4包括液晶(图5未示出)、像素电极、公共电极11、多个薄膜晶体管10、多条栅线(gate线)和多条数据线(data线)；栅线和数据线横纵交叉形成多个限定区域；薄膜晶体管位于限定区域内，且包括栅极、源极和漏极，其中，漏极与像素电极电连接，源极与数据线电连接。参考图5所示，显示面板包括阵列排布的多个子像素，该子像素可以是r(红色)子像素、g(绿色)子像素和b(蓝色)子像素。图5以显示面板包括4行4列的子像素、4条栅线和4条数据线为例进行绘示。另外，这里对于像素电极和公共电极的具体形状不做限定。示例的，公共电极整层设置，与公共电压信号线电连接。当然，参考图5所示，上述驱动电路还可以包括源极驱动模块7，该源极驱动模块7电连接显示面板，能够向显示面板的数据线提供数据信号(data1-data4信号)。
50.上述栅极驱动模块被配置为在第二栅极时钟信号的控制下，将栅极驱动信号传输至显示面板的多条栅线，以打开薄膜晶体管，使得数据线的数据电压信号写入像素电极；同时，上述控制模块被配置为在第一节点的电压的控制下，向显示面板的公共电极提供公共电压信号。这样，像素电极和公共电极之间会形成压差，从而驱动显示面板的液晶发生偏转，进而实现不同画面的显示。
51.上述驱动电路解决闪白不良和黑线不良的原理是：参考图4所示，对公共电压信号(vcom信号)进行延迟开启，使得公共电压信号与栅极驱动信号(g-out信号)同时开启，从而避免出现闪白不良；同时，vdd1信号保持正常开启，黑线发生的时间段t2位于公共电压信号未开启的时间段内(图4所示的t1时刻前)，由于此时间段内无闪白现象，因此，黑线不可见。
52.本发明实施例提供了一种驱动电路，通过控制模块可以向栅极驱动模块提供第二栅极时钟信号，同时向显示面板提供公共电压信号；而第二栅极时钟信号可同时控制栅极驱动信号，使得栅极驱动信号和公共电压信号同时传输至显示面板；从而解决了相关技术中因公共电压信号比栅极驱动信号早开启引起的闪白不良问题；同时，解决了相关技术中
在闪白期间进行goa降噪动作出现的黑线不良的问题；进而大幅提升了产品质量，并提高了用户体验。
53.可选的，为了降低电路设计难度，参考图5所示，上述控制模块2包括多组子模块，子模块包括第一控制子模块21和第二控制子模块22。
54.参考图5所示，各组子模块中，第一控制子模块21和第二控制子模块22均与同一第一节点n1电连接。
55.其中，参考图5所示，第一控制子模块21的输入端电连接第一节点n1、输出端电连接栅极驱动模块3，被配置为在第一节点的电压的控制下，向栅极驱动模块提供第二栅极时钟信号。
56.第二控制子模块包括开关单元，开关单元包括控制端、第一端和第二端，控制端电连接第一节点，第一端电连接公共电压信号线，第二端电连接显示面板，被配置为在第一节点的电压的控制下，向显示面板提供公共电压信号。
57.图5以控制模块2包括4组子模块为例进行绘示。参考图5所示，开关单元可以是薄膜晶体管tft，分别标记为t1、t2、t3、t4。上述开关单元的控制端可以直接与第一节点相连实现电连接；或者，也可以通过其它元件与第一节点实现电连接，示例的，参考图5所示，薄膜晶体管t1(作为开关单元)与零欧(0ω)电阻相连，零欧电阻与第一节点n1相连，从而实现薄膜晶体管t1与第一节点n1电连接。
58.参考图5所示，第二控制子模块22中，薄膜晶体管t1的栅极g(作为控制端)电连接第一节点n1，源极s(作为第一端)电连接公共电压信号线(vcom_in线)，漏极d(作为第二端)电连接显示面板4的公共电极11，被配置为在第一节点n1的电压的控制下，向显示面板4提供公共电压信号(vcom_out信号)。
59.上述子模块的组数与第一节点的数量相同，一个第一节点控制一组子模块，不同的第一节点控制不同的子模块。
60.上述第一控制子模块能够在第一节点的电压的控制下，向栅极驱动模块提供第二栅极时钟信号；第二控制子模块能够在第一节点的电压的控制下，向显示面板提供公共电压信号。即在第一节点控制第一控制子模块的情况下，增加了第二控制子模块，实现第一节点的电压同时控制第一控制子模块和第二控制子模块的输出。该电路设计结构简单，对原有驱动电路的改变小，有利于降低成本和制作难度。
61.可选的，上述开关单元包括场效应管，场效应管的控制极用作控制端、第一极用作第一端、第二极用作第二端。
62.上述场效应管可以是mosfet(metal oxide semiconductor field effect transistor，金属氧化物半导体型场效应管)管，简称mos管；或者，其它类型的场效应管，这里不做限定。上述场效应管的控制极可以是栅极，第一极可以是源极，第二极可以是漏极。
63.上述场效应管可以包括n型薄膜晶体管(thin film transistor，tft)或者p型薄膜晶体管。
64.需要说明的是，n型薄膜晶体管和p型薄膜晶体管的导通条件不同，前者是栅极高电平导通，后者是栅极低电平导通。具体采用n型还是p型薄膜晶体管，需要根据第二栅极时钟信号的情况而定。
65.可选的，参考图5所示，为了便于后续测试和查找故障点，第二控制子模块22还包
括第一零欧电阻(0ω)，第一零欧电阻的两端分别与第一节点n1和开关单元的控制端(图5中t1的g极)相连。
66.可选的，参考图5所示，为了便于后续测试和查找故障点，第一控制子模块21还包括第二零欧电阻(0ω)，第二零欧电阻的两端分别与第一控制子模块的输入端(图5未标记)和输出端(图5未标记)相连。
67.需要说明的是，上述零欧电阻又称为跨接电阻器，是一种特殊用途的电阻，其阻值并非为零。实际上，零欧电阻是电阻值很小的电阻。第一零欧电阻和第二零欧电阻的型号可以完全相同，更有利于第一节点同时控制第一控制子模块和第二控制子模块。
68.可选的，上述子模块的组数与栅极时钟信号线的条数相同，以充分利用栅极时钟信号线的栅极时钟信号。
69.进一步可选的，该子模块的组数为四组、六组或者八组。此时，栅极时钟信号线可以分别对应为四条、六条或者八条。图5中以四组子模块为例进行绘示，此时，该驱动模块可以采用4clock(4个时钟信号)方式驱动显示面板。
70.可选的，参考图5所示，上述驱动电路还包括：时序控制模块5和公共电压驱动模块6。
71.其中，参考图5所示，时序控制模块5分别电连接帧起始信号线(stv线)和多条栅极时钟信号线(clk1_in线、clk2_in线、clk3_in线、clk4_in线)，被配置为向帧起始信号线提供第一帧起始信号(stv信号)，向多条栅极时钟信号线提供第一栅极时钟信号。
72.参考图5所示，公共电压模块6电连接公共电压信号线(vcom_in线)，被配置为向公共电压信号线提供公共电压信号(vcom_in信号)。
73.上述时序控制模块可以包括时序控制器(tcon)；上述公共电压模块可以包括dc/dc(直流/直流)转换器，或者，还可以包括p-gamma ic(可编程伽马芯片)。若公共电压模块包括p-gamma ic，则上述电平转换模块也可以集成在该p-gamma ic中。
74.另一方面，本发明实施例还提供了一种显示装置，包括：上述的驱动电路。
75.该显示装置可以是lcd(liquid crystal display，液晶显示器)显示装置，例如：ads(advanced super dimension switch，高级超维场转换)型液晶显示装置；或者，还可以是包括该显示装置的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。该显示装置可以解决相关技术中因公共电压信号比栅极驱动信号早开启引起的闪白不良问题；同时，还能够解决相关技术中在闪白期间进行goa降噪动作出现的黑线不良的问题；具有产品质量高，用户体验好的特点。
76.再一方面，本发明实施例又提供了一种驱动方法，用于驱动上述的驱动电路，该方法包括：
77.向帧起始信号线输入第一帧起始信号，向多条栅极时钟信号线输入第一栅极时钟信号，向公共电压信号线输入公共电压信号。
78.下面以图5所示的驱动电路为例，具体说明驱动方法和电路工作原理。图5中以4条栅极时钟信号线、控制模块包括4组子模块、显示面板包括4行4列的子像素为例进行说明。
79.结合图5-7所示，时序控制模块5向帧起始信号线提供第一帧起始信号，向4条栅极时钟信号线提供4个第一栅极时钟信号。电平转换模块1分别对帧起始信号线的第一帧起始信号、栅极时钟信号线的第一栅极时钟信号进行电平转换，得到第二帧起始信号(stv1信
号)和4个第二栅极时钟信号(clk1_out、clk2_out、clk3_out和clk4_out)，并在第二帧起始信号的控制下，向4个第一节点n1提供第二栅极时钟信号。
80.4个第二栅极时钟信号(clk1_out、clk2_out、clk3_out和clk4_out)分别经4组子模块中第二模块的零欧电阻，传输至薄膜晶体管t1-t4的g极，薄膜晶体管t1-t4的g极的信号可以分别标记为clk1-clk4；在clk1-clk4信号的控制下，薄膜晶体管t1-t4依次打开，从而将公共电压驱动模块6的公共电压信号vcom_in信号传输至显示面板4的公共电极11。薄膜晶体管t1-t4的漏极d输出的电压信号可以标记为vcom_out，其中，clk1-clk4、vcom_in、vcom_out的信号时序图可以参考图6所示，在clk1-clk4信号的控制下，vcom_out信号相对于vcom_in信号出现了延迟。
81.同时，4个第二栅极时钟信号(clk1_out、clk2_out、clk3_out和clk4_out)分别经4组子模块中第一模块的零欧电阻，传输至输出端，此时，4个输出端的输出信号可以分别标记为clk1_goa-clk4_goa；4个输出端将输出信号传输至栅极驱动模块3，栅极驱动模块3将clk1_goa-clk4_goa信号处理后，向显示面板4的4条栅线分别输出g_out1-g_out4，从而完成行扫描。其中，clk1_goa-clk4_goa、g_out1-g_out4、stv1的信号时序图可以参考图7所示，在stv1开启后，clk1_goa-clk4_goa分别控制g_out1-g_out4，并使得clk1_goa信号与g_out1同时开启，clk2_goa信号与g_out2同时开启，clk3_goa信号与g_out3同时开启clk4_goa信号与g_out4同时开启。
82.第1组子模块中，由于clk1信号和clk1_goa信号同步产生，而clk1信号可以同步控制vcom_out信号，clk1_goa信号可以同步控制g_out1信号，因此，vcom_out信号与g_out1同步开启。其它组子模块在clk2_out-clk4_out的控制下，依次分别提供g_out2-g_out4，以及维持vcom_out信号有效。需要说明的是，图5中，控制模块包括的4组子模块从上到下分别称为第1-4组子模块。
83.这样，通过控制模块可以向栅极驱动模块提供第二栅极时钟信号，同时向显示面板提供公共电压信号；而第二栅极时钟信号可同时控制栅极驱动信号，使得栅极驱动信号和公共电压信号同时传输至显示面板；从而解决了相关技术中因公共电压信号比栅极驱动信号早开启引起的闪白不良问题；同时，解决了相关技术中在闪白期间进行goa降噪动作出现的黑线不良的问题；进而大幅提升了产品质量，并提高了用户体验。
84.以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。