量子阱场效应晶体管及其制造方法与流程

1.本公开涉及量子阱场效应晶体管(qwfet)及其制造方法。


背景技术：

2.已经研究了用于低电压、高性能应用的量子阱场效应晶体管(qwfet)。特别地，由于锑化铟的高载流子迁移率，已经研究了具有包含锑化铟的量子阱的qwfet。图1示出了包括锑化铟量子阱的常规qwfet 10。常规qwfet 10包括锑化铝铟(in
x
al
1-x
sb)阻挡层12、在阻挡层12上的锑化铟量子阱层14以及在量子阱层14上的锑化铝铟(in
x
al
1-x
sb)间隔层16。源极触点18和漏极触点20在阻挡层12上与量子阱层14以及间隔层16相邻，以使得源极触点18和漏极触点20与量子阱层14以及间隔层16接触，并且量子阱层14和间隔层16在源极触点18与漏极触点20之间延伸。介电层22在间隔层16上。栅极触点24在介电层22上。
3.阻挡层12和间隔层16被远程掺杂以形成与量子阱层14的底侧相邻的第一δ掺杂层26a和与量子阱层14的顶侧相邻的第二δ掺杂层26b。因此，量子阱层14被夹在第一δ掺杂层26a与第二δ掺杂层26b之间。δ掺杂层26被掺杂以提供多余的电子(例如，使用硅作为掺杂剂)，这些电子被拉入到由量子阱层14形成的量子阱中。因此，量子阱层14在稳态条件(即，零栅极偏压)期间在源极触点18与漏极触点20之间形成导电通道，因此常规qwfet 10是耗尽模式器件。
4.在操作中，常规qwfet 10处于开启状态，以使得当向栅极触点24施加零偏压或正偏压时，在漏极触点20与源极触点18之间存在传导。如上面所讨论的，这是因为由δ掺杂层26添加的电子被拉入到由量子阱层14形成的量子阱中，以使得量子阱层14形成导电沟道。因此，常规qwfet 10可以被称为耗尽模式器件。为了关断常规qwfet 10以使得限制漏极触点20与源极触点18之间的传导，将低于器件阈值电压的负偏压施加到栅极触点24。负偏压创建推动电子离开量子阱层14的电场，并且因此限制了在漏极触点20与源极触点18之间的传导。
5.虽然功能正常，但常规qwfet 10的性能可能会随着时间的推移而不稳定。例如，常规qwfet 10的传导性可能随时间漂移甚至突然跳跃。因此，需要一种具有稳定性能的qwfet 10器件。


技术实现要素：

6.在一个示例性实施例中，量子阱场效应晶体管(qwfet)包括阻挡层、量子阱层和间隔层。量子阱层在阻挡层上。阻挡层和间隔层包括未掺杂的锑化铝铟。量子阱层包括锑化铟。间隔层在量子阱层上。量子阱层和间隔层在源极触点与漏极触点之间。栅极触点在介电层上，介电层在间隔层上。通过将阻挡层和间隔层设置为未掺杂的层，可以提高qwfet的性能。
7.在一个示例性实施例中，一种用于制造qwfet的方法包括：设置阻挡层、在阻挡层上设置量子阱层、在量子阱层上设置间隔层、设置源极触点和漏极触点，以及设置介电层和
栅极触点。阻挡层和间隔层包括未掺杂的锑化铝铟。量子阱层包括锑化铟。将源极触点和漏极触点设置为使得量子阱层和间隔层在源极触点与漏极触点之间。介电层被设置在间隔层上，并且栅极触点被设置在介电层上。通过将阻挡层和间隔层设置为未掺杂的层，可以提高由该方法所设置的qwfet器件的性能。
8.本领域技术人员在阅读以下结合附图对优选实施例的详细描述后将理解本公开的范围并实现其附加方面。
附图说明
9.并入并且形成本说明书一部分的附图图示了本公开的若干方面，并且与描述一起用于解释本公开的原理。
10.图1图示了常规的量子阱场效应晶体管(qwfet)。
11.图2图示了根据本公开的一个实施例的qwfet。
12.图3是示出根据本公开的一个实施例的用于制造qwfet的方法的流程图。
13.图4a至图4f图示了根据本公开的一个实施例的在图3中用于制造qwfet的方法。
具体实施方式
14.下面阐述的实施例表示了使得本领域技术人员能够实践这些实施例并说明实践这些实施例的最佳模式所必需的信息。在根据附图阅读以下描述后，本领域技术人员将理解本公开的概念并且将认识到本文未特别提及的这些概念的应用。应当理解，这些概念和应用落入本公开和所附权利要求的范围内。
15.应当理解，尽管在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅被用来区分一个元件与另一个元件。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离本公开的范围。如本文中所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。
16.应当理解，当诸如层、区域或衬底之类的元件被称为在另一个元件“上”或“延伸到”另一个元件“上”时，它可以直接在另一个元件上或直接延伸到另一个元件上或者也可能存在中间元件。对照而言，当一个元件被称为“直接在”或“直接延伸到”另一个元件“上”时，不存在中间元件。同样，应当理解，当诸如层、区域或衬底之类的元件被称为在另一个元件“上方”或在另一个元件“上方”延伸时，它可以直接在另一个元件“上方”或直接在另一个元件“上方”延伸或者也可能存在中间元件。对照而言，当一个元件被称为“直接在”另一个元件“上方”或“直接在”另一个元件“上方”延伸时，不存在中间元件。还将理解，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。对照而言，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。
17.诸如“下方”或“上方”或“上部”或“下部”或“水平”或“垂直”之类的相对术语在本文中可以被用来描述一个元件、层或区域与另一元件、层或区域的关系，如附图中所图示的。应当理解，这些术语和上面讨论的那些术语旨在涵盖除了附图中描绘的取向之外的器件的不同取向。
18.在本文中所使用的术语仅出于描述特定实施例的目的，并不旨在限制本公开。如本文中所使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。将进一步理解，当在本文中使用时，术语“包括”和/或“包含”指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组的存在或添加。
19.除非另有定义，否则本文中所使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常所理解的相同含义。将进一步理解，本文中所使用的术语应被解释为具有与其在本说明书和相关技术的上下文中的含义一致的含义，并且除非本文明确如此定义，否则不会以理想化或过于正式的意义进行解释。
20.如上面所讨论的，常规的量子阱场效应晶体管(qwfet)随着时间的推移经历不一致的性能，特别是随着时间的推移经历传导性漂移和跳跃。本发明主题的发明人发现，性能的所述不一致性是由常规qwfet的半导体结构中生成的无序引起的，并且进一步发现，所述无序结构是由δ-掺杂层由于其中存在多余电子而引起的。
21.为了解决常规qwfet的缺陷，图2示出了根据本公开的一个实施例的qwfet 28。qwfet 28包括阻挡层30、在阻挡层30上的量子阱层32、以及在量子阱层32上的间隔层34。源极触点36和漏极触点38在阻挡层30上与量子阱层32和间隔层34相邻，以使得源极触点36和漏极触点38与量子阱层32和间隔层34接触，并且量子阱层32和间隔层34在源极触点36与漏极触点38之间。介电层40在间隔层34上。栅极触点42在介电层40上。
22.值得注意的是，在qwfet 28中，阻挡层30和间隔层34均未掺杂。换言之，qwfet 28不包括任何δ掺杂层，使得间隔层34的整体和阻挡层30的整体的掺杂分布是平坦的。仅存在对阻挡层30和间隔层34的材料固有的掺杂。
23.在一个实施例中，阻挡层30和间隔层34包括锑化铝铟(in
x
al
1-x
sb——更具体地，具有8-12％al的in
x
al
1-x
sb)。如上面所讨论的，没有掺杂剂被引入到锑化铝铟中，使得在至少一个实施例中，阻挡层30和间隔层34仅由未掺杂的锑化铝铟组成。如本文中所讨论的，“未掺杂”意指未有意或无意地掺杂有额外的掺杂剂(诸如硅)，并且因此阻挡层30和间隔层34仅包括锑化铝铟的固有掺杂浓度。量子阱层32可以包括锑化铟。源极触点36和漏极触点38可以包括用于制造欧姆触点的任何合适的金属，并且特别地可以包括钛金、铌钛氮化物等。介电层40可以包括任何合适的氧化物，诸如氧化铝。栅极触点42可以包括用于制造栅极触点的任何合适的金属，诸如钛金。
24.在各种实施例中，阻挡层30的厚度可以在10nm和4μm之间。量子阱层32的厚度可以在10nm和30nm之间。间隔层34的厚度可以在10nm和50nm之间。源极触点36与漏极触点38之间的距离可以在100nm和10μm之间，其定义器件的沟道。介电层40的厚度可以在10nm和40nm之间。
25.在操作中，qwfet 28关断，以使得当零偏压或负偏压被施加到栅极触点42时，漏极触点38与源极触点36之间没有传导或者只有最小传导。这是因为没有δ掺杂层，所以没有足够的电子被捕获在由量子阱层32所产生的量子阱中来设置导电通道。qwfet 28因此可以被称为增强模式器件，这与上面讨论的常规qwfet相反。为了接通qwfet 28以使得漏极触点38与源极触点36之间存在传导，将高于器件的阈值电压的正偏压施加到栅极触点42。正偏压产生电场，该电场将电子的电场拉入到量子阱层32中并且因此在漏极触点38与源极触点
36之间设置导电通道。电子可以源自源极触点36和漏极触点38区域。
26.值得注意的是，qwfet 28的性能随时间的推移非常稳定。qwfet 28的传导性随时间的推移具有最小的漂移，并且不会跳跃。如上面所讨论的，这是由于去除了常规qwfet所需的δ掺杂层，因为这些层会在常规qwfet的半导体结构中产生无序。因此，qwfet 28提供了比其常规对应物更好的性能。
27.图3是图示了根据本公开的一个实施例的用于制造qwfet 28的方法的流程图。图4a到图4f图示了方法的步骤和图3，并且因此在下面与图3一并讨论。设置阻挡层30(框100和图4a)。阻挡层30可以通过任何合适的工艺来设置，例如通过外延工艺来设置。量子阱层32被设置在阻挡层30上(框102和图4b)。同样，量子阱层32可以通过任何合适的工艺来设置，例如通过外延工艺来设置。间隔层34被设置在量子阱层32上(框104和图4c)。同样，间隔层32可以通过任何合适的工艺来设置，例如通过外延工艺来设置。
28.设置源极触点36和漏极触点38(框106和图4d)。源极触点36和漏极触点38可以通过任何合适的工艺来设置，例如沉积工艺。在沉积源极触点36和漏极触点38的金属之前，可以设置用于源极触点36和漏极触点38的一个或多个沟槽。介电层40被设置在间隔层34上(框108和图4e)。介电层40可以通过任何合适的工艺来设置，例如诸如原子层沉积之类的沉积工艺。栅极触点42被设置在介电层40上(框110和图4f)。栅极触点42可以通过任何合适的工艺来设置，例如沉积工艺。本领域的技术人员将容易了解，可以存在许多不同的工艺来设置阻挡层30、量子阱层32、间隔层34、源极触点36、漏极触点38、介电层40和栅极触点42中的每一项，所有这些都在本文中被设想。
29.本领域技术人员将认识到对本公开的优选实施例的改进和修改。所有这些改进和修改都被认为在本文公开的概念和所附权利要求的范围内。