依序SLC读取优化的制作方法

依序slc读取优化
技术领域
1.本公开的实施例大体上涉及存储器子系统，且更确切地说，涉及依序slc读取优化。


背景技术：

2.存储器子系统可为存储系统，例如固态驱动器(ssd)，且可包含存储数据的一或多个存储器组件。存储器组件可为例如非易失性存储器组件和易失性存储器组件。一般来说，主机系统可利用存储器子系统在存储器组件处存储数据且从存储器组件检索数据。
附图说明
3.根据下文提供的详细描述和本公开的各种实施例的附图将更加充分地理解本公开。
4.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
5.图2a说明根据本公开的一些实施例的存储器组件的实例。
6.图2b说明根据本公开的一些实施例的存储器组件处的读取顺序的实例。
7.图3为根据本公开的一些实施例的使用读取优化在存储器子系统的存储器组件处执行读取命令的实例方法的流程图。
8.图4为根据本公开的一些实施例的使用读取优化在存储器子系统的存储器组件处读取数据的实例方法的流程图。
9.图5为其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
10.本公开的方面涉及管理存储器子系统且优化在所述存储器子系统中执行的读取操作。存储器子系统可为存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
11.存储器子系统可包含可存储数据的多个存储器组件。每一存储器组件可包含不同类型的媒体。媒体的实例包含但不限于非易失性存储器的交叉点阵列和基于快闪的存储器，例如单层级单元(slc)存储器、三层级单元(tlc)存储器和四层级单元(qlc)存储器。不同类型的媒体的特性在一种媒体类型与另一媒体类型之间可不同。与存储器组件相关联的特性的一个实例为数据密度。数据密度对应于存储器组件的每存储器单元可存储的数据量(例如，数据位)。使用基于快闪的存储器的实例，四层级单元(qlc)可存储四个数据位，而单层级单元(slc)可存储一个数据位。因此，包含qlc存储器单元的存储器组件将具有比包含slc存储器单元的存储器组件更高的数据密度。存储器组件的特性的另一实例为存取速度。存取速度对应于存储器组件存取存储在存储器组件处的数据的时间量。本公开的方法和系
统可在slc、tlc和qlc存储器中实施。
12.存储器单元为计算机存储器的基本构建块。存储器单元为存储一个二进制信息位的电子电路，且所述存储器单元设置成存储逻辑1(高电压电平)且复位成存储逻辑0(低电压电平)。可维持/存储所述存储器单元的值直到所述值通过设置/复位过程改变为止。可通过读取存储器单元中的值来存取所述值。存储器单元可以列(位线)和行(字线)的阵列蚀刻到硅晶片上。位线和字线的相交点可构成存储器单元的地址。
13.存储器单元可具有专用电路的支撑基础结构。这些电路可执行例如以下功能：识别每一行和列(行地址选择和列地址选择)；保持追踪刷新顺序(计数器)；读取和恢复来自单元(感测放大器)的信号；和告诉单元其是否应充电(写入启用)。存储器控制器的其它功能包含一系列任务，所述任务包含识别存储器的类型、速度和量，和检查错误。
14.常规存储器子系统包含含有待读取的数据的存储器组件。可出于多个原因读取数据，包含软件实施、主机系统功能性、数据压缩、垃圾收集等。通常，控制器按接收读取命令的次序依序执行读取命令。即，如果控制器接收第一读取命令，接着接收第二读取命令，且最后接收第三读取命令，那么控制器将分别首先执行第一读取命令，接着执行第二读取命令，接着执行第三读取命令。
15.然而，依序执行读取命令可消耗过量的电力、时间和资源。为了从物理地址读取数据值，控制器通常执行非所选字线设置、所选字线设置，且读取物理地址处的数据。控制器通常执行这一过程以读取每一物理地址处的数据。通常，控制器必须从共享字线但在读取命令队列中并不依序的物理地址读取数据值。传统上，控制器按控制器接收读取命令的次序执行读取命令。举例来说，如果控制器接收用于第一存储器地址的读取命令1，接着接收用于第二存储器地址的读取命令2，且接着接收用于第三存储器地址的读取命令3，那么控制器将执行读取命令1，接着执行读取命令2，且最后执行读取命令3。换句话说，控制器按先到先服务的顺序执行读取命令。控制器不考虑存储器单元的正被读取的物理地址。为了执行读取命令，控制器执行所选字线设置和非所选字线设置。因此，控制器执行第一所选字线设置和非所选字线设置以读取第一存储器地址、执行第二所选字线设置和非所选字线设置以读取第二存储器地址，且执行第三所选字线设置和非所选字线设置以读取第三存储器地址。然而，在一些情况下，可使用相同的所选字线设置和非所选字线设置来读取第一存储器地址和第三存储器地址，这是因为第一存储器地址和第三存储器地址与同一物理字线相关联。但因为控制器在执行读取命令时不考虑存储器单元的物理地址，所以控制器无法利用通过使用相同的所选字线设置和非所选字线设置而从两个存储器地址读取数据。
16.本公开涉及对读取命令顺序重新排序，以便利用归因于共享物理特性(例如，字线)而可一起读取的存储器地址。在以上实例中，本公开的实施例可对读取命令顺序重新排序，使得控制器执行第一非所选字线设置和所选字线设置以读取第一存储器地址和第三存储器地址，且执行第二非所选字线设置和所选字线设置以读取第二存储器地址。因此，控制器可对读取命令的执行重新排序，使得即使控制器并不依序从主机系统接收读取命令，也依序执行指向共享物理特性(例如，共享字线或位线)的物理地址的读取命令。因此，减少了执行一批/系列读取命令所需的非所选字线设置和所选字线设置的数目。非所选字线设置和所选字线设置的减少通过降低执行非所选字线设置和所选字线设置所需的时间量和资源而降低了成本。
17.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112a到112n。存储器组件112a到112n可为易失性存储器组件、非易失性存储器组件或这类组件的组合。在一些实施例中，存储器子系统为存储系统。存储系统的实例为ssd。在一些实施例中，存储器子系统110为混合式存储器/存储子系统。一般来说，计算环境100可包含使用存储器子系统110的主机系统120。举例来说，主机系统120可将数据写入到存储器子系统110且从存储器子系统110读取数据。
18.主机系统120可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的这类计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入到存储器子系统110。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文所使用，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可以进一步利用nvm高速(nvme)接口来存取存储器组件112a到112n。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。
19.存储器组件112a到112n可以包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(negative-and；nand)类型的快闪存储器。存储器组件112a到112n中的每一个可包含一或多个存储器单元阵列，所述存储器单元例如单层级单元(slc)或多层级单元(mlc)(例如，三层级单元(tlc)或四层级单元(qlc))。在一些实施例中，特定存储器组件可以包含存储器单元的slc部分和mlc部分两者。存储器单元中的每一个可存储由主机系统120使用的一或多个数据位(例如，数据块)。虽然描述了例如nand类型的闪存存储器的非易失性存储器组件，但存储器组件112a到112n可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112a到112n可为但不限于随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、相变存储器(pcm)、磁随机存取存储器(mram)、或非(nor)快闪存储器、电可擦除可编程只读存储器(eeprom)和非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器组件112a到112n的存储器单元可分组为存储器页或数据块，其可指用于存储数据的存储器组件的单元。
20.存储器系统控制器115(下文称为“控制器”)可与存储器组件112a到112n通信以执行操作，例如在存储器组件112a到112n处读取数据、写入数据或擦除数据，和其它这类操作。控制器115可包含硬件，如一或多个集成电路和/或离散组件、缓冲存储器或其组合。控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。控制器115可包含配置成执行存储在本地存储器119中的
指令的处理器(处理装置)117。在所说明的实例中，控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110可不包含控制器115，且可替代地依赖于(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。
21.一般来说，控制器115可从主机系统120接收命令或操作，且可将命令或操作转换为指令或适当命令，以实现对存储器组件112a到112n的所要存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、差错检测和错误校正码(ecc)操作、加密操作、高速缓存操作和在与存储器组件112a到112n相关联的逻辑块地址与物理块地址之间的地址转换。控制器115还可包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路可将从主机系统接收到的命令转换为命令指令以存取存储器组件112a到112n，以及将与存储器组件112a到112n相关联的响应转换为用于主机系统120的信息。
22.存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲(例如，dram)和地址电路系统(例如，行解码器和列解码器)，其可从控制器115接收地址且对地址进行解码以存取存储器组件112a到112n。
23.存储器子系统110包含可用于优化存储器组件112a、112n中的数据的读取的读取优化组件113。在一些实施例中，控制器115包含读取优化组件113的至少一部分。举例来说，控制器115可包含处理器117(处理装置)，其配置成执行存储在本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，读取优化组件113为主机系统120、应用程序或操作系统的部分。
24.读取优化组件113可对读取命令重新排序以允许更有效使用资源。在一个实例中，在主机系统120中运行的程序可指定或确定第一逻辑存储器地址、第二逻辑存储器地址和第三逻辑存储器地址。可通过主机系统120的中央处理单元(cpu)来确定第一逻辑存储器地址、第二逻辑存储器地址和第三逻辑存储器地址。逻辑地址为虚拟地址，因为其物理上不存在。这一逻辑地址用作通过cpu存取存储器组件112a到112n中的物理地址的参考。称为存储器管理单元(mmu)的硬件装置可将逻辑地址映射到其对应的物理地址。物理地址识别存储器组件112a到112n中的数据的物理位置。主机系统120可通过使用其对应的逻辑地址来存取物理地址。重定位寄存器可用于以各种方式将逻辑地址映射到物理地址。在一些实例中，当cpu产生逻辑地址(例如，345)时，mmu可产生添加到逻辑地址的重定位寄存器(例如，300)以识别物理地址的位置(例如，345 300＝645)。
25.为了获得存储在第一逻辑存储器地址、第二逻辑存储器地址和第三逻辑存储器地址中的数据，主机系统120可向控制器115发送一系列读取命令：用于第一逻辑存储器地址的读取命令1，接着为用于第二逻辑存储器地址的读取命令2，且最后为用于第三逻辑存储器地址的读取命令3，其中读取命令1第一时间由控制器115接收，读取命令2第二时间由控制器115接收，且读取命令3第三时间由控制器接收。读取优化组件113可接着使用mmu来识别与第一逻辑存储器地址相关联的第一物理存储器地址、与第二逻辑存储器地址相关联的
第二物理存储器地址和与第三逻辑存储器地址相关联的第三物理存储器地址。
26.可通过存储器组件112a到112n的设计来确定第一物理地址、第二物理地址和第三物理地址的精确位置。在存储器组件112a到112n中，可存在在存储器组件112a到112n下方在第一方向上延伸的一系列位线。每一位线可界定存储器组件112a到112n的存储器的子块。存储器组件112a到112n还可具有跨子块在第二方向上延伸的一系列字线。每一字线与每一位线的相交点可识别为存储器地址。因此，控制器115可通过识别物理存储器地址的字线和位线相交点来识别物理存储器地址的位置。为了读取物理存储器地址处的数据，控制器115可对不与物理存储器地址相关联的所有字线执行非所选字线设置，且对与物理存储器地址的子块相交的字线执行所选字线设置。非所选字线设置可包含跨非所选字线施加第一电压，且所选字线设置可包含跨所选字线施加另一给定电压。在执行非所选字线设置和所选字线设置之后，控制器115可从子块读取数据值且将数据值发送到主机系统120。
27.控制器115可执行以下顺序以便读取第一物理地址、第二物理地址和第三物理地址处的数据。为了读取位于与第一逻辑存储器地址相关联的第一物理地址中的数据，控制器115可对非所选字线执行非所选字线设置，且对与第一物理地址相关联的字线执行所选字线设置。接着，为了读取位于与第二逻辑存储器地址相关联的第二物理地址中的数据，控制器115可对非所选字线执行非所选字线设置，且对与第二物理地址相关联的字线执行所选字线设置。最后，为了读取位于与第三逻辑存储器地址相关联的第三物理地址中的数据，控制器115可对非所选字线执行非所选字线设置，且对与第三物理地址相关联的字线执行所选字线设置。
28.如上文所展示，非所选字线设置和所选字线设置的进程可称为顺序。非所选字线设置和所选字线设置的以上进程可称为依序设置顺序，这是因为控制器115基于接收读取命令的时间而依据先到先服务执行顺序。如果控制器将根据以上依序设置顺序来读取第一物理地址、第二物理地址和第三物理地址中的数据，那么控制器115将执行总共三次非所选字线设置和三次所选字线设置。
29.传统上，控制器115将读取第一物理地址、第二物理地址和第三物理地址而不考虑地址之间的任何物理关联。然而，读取优化组件113可识别到与第一存储器地址相关联的第一物理地址和与第三存储器地址相关联的第三物理地址与同一物理位置(例如，字线、位线等)相关联。在这一实例中，与第一逻辑存储器地址相关联的第一物理地址和与第三逻辑存储器地址相关联的第三物理地址共享字线。
30.为了减少非所选字线设置和所选字线设置的量，读取优化组件113可对控制器115读取第一物理地址、第二物理地址和第三物理地址的顺序重新排序，使得当控制器115针对第一物理地址执行非所选字线设置和所选字线设置时，控制器115读取第一物理地址和第三物理地址处的数据两者。控制器115可接着执行非所选字线设置和所选字线设置以读取第二物理地址处的数据。替代地，控制器115可读取第二物理地址、第一物理地址和第三物理地址处的数据。其它读取顺序也是可能的(例如，第三物理地址、第一物理地址、第二物理地址；和第二物理地址、第三物理地址、第一物理地址)。因此，为了读取三个物理地址处的数据，读取优化组件113可指示控制器115执行总共两次非所选字线设置和两次所选字线设置。在这一实例中，读取优化组件113可使控制器115避免执行两次字线设置。非所选字线设置和所选字线设置的累积减少通过降低执行读取命令所需的时间量和资源而降低了成本。
31.图2a说明根据本公开的一些实施例的存储器组件的实例。数据块200含有共享同一字线的子块0 202、子块1 204、子块2 206和子块3 208。因此，当控制器115想要在子块0 202、子块1 204、子块2 206和子块3 208中的任何存储器位置处读取数据时，控制器115可使用相同的非所选字线(wl)和所选字线(wl)设置顺序。如上文所公开，如果按顺序次序读取共享同一字线的子块，那么这是有效的。按顺序次序读取子块0 202、子块1 204、子块2 206和子块3 208可意味着控制器115相继读取子块，而无不共享同一字线的另一子块的任何介入读取(例如，读取子块0、1、2、3；1、2、3、0；3、1、0、2等)。在另一实例中，子块0 202、子块1 204、子块2 206和子块3 208可共享相同的非所选位线(bl)和所选位线(bl)设置顺序。
32.图2b说明根据本公开的一些实施例的存储器组件处的读取顺序的实例。读取操作210展示可如何依序读取子块0 202和子块1 204。控制器115可执行一次非所选字线设置220和一次所选字线设置222，以便从子块0 202获取数据216且从子块1 204获取数据218。非所选字线设置220花费给定时间量212(例如，xμs)，且所选字线设置222花费给定时间量214(例如，yμs)。在没有读取优化组件113的情况下，如果控制器115在接收用于子块0 202的读取命令与用于子块1 204的读取命令之间接收用于与不同字线相关联的子块的另一读取命令，那么控制器115将启动单独的非所选字线设置和所选字线设置以读取子块1 204。本公开呈现用于对读取命令的执行重新排序，以便限制读取命令队列中的物理存储器地址处的数据所需的非所选字线设置和所选字线设置的量的方法和系统。
33.图3为根据本公开的一些实施例的使用读取优化在存储器子系统的存储器组件处执行读取命令的实例方法的流程图。方法300可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法300由图1的读取优化组件113执行。虽然以特定顺序或次序来展示，但除非另外指定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，可在各种实施例中省略一或多个过程。因此，在每一实施例中并不需要所有过程。其它过程流程是可能的。
34.在框302处，处理装置可接收指向第一逻辑地址的第一读取命令。处理装置(例如，控制器115)可从主机系统120接收指向逻辑地址的第一读取命令。主机系统120可向控制器115发送读取命令以便获得与第一逻辑地址相关联的第一物理地址处的数据。可基于在主机系统120中运行的程序的请求而发送读取命令。
35.在框304处，处理装置可在第一读取命令之后接收指向第二逻辑地址的第二读取命令。主机系统120可向控制器115发送第二读取命令以便获得与第二逻辑地址相关联的第二物理地址处的数据。
36.在框306处，处理装置可在第二读取命令之后接收指向第三逻辑地址的第三读取命令。主机系统120可向控制器115发送第三读取命令以便获得与第三逻辑地址相关联的第三物理地址处的数据。
37.在框308处，处理装置可确定第一逻辑地址对应于第一物理地址，第三逻辑地址对应于第三物理地址，第一物理地址和第三物理地址与存储器组件的第一字线相关联，以及第二逻辑地址对应于与存储器组件的第二字线相关联的第二物理地址。读取优化组件113可识别到与第一逻辑地址相关联的第一物理地址和与第三逻辑地址相关联的第三物理地
址与同一物理位置(例如，字线、位线等)相关联。在这一实例中，与第一逻辑地址相关联的第一物理地址和与第三逻辑地址相关联的第三物理地址共享字线。读取优化组件113可执行分析以确定是否对读取命令的执行重新排序。举例来说，如果控制器115在始于接收第一读取命令的给定闭合时间内接收第三读取命令，或如果第三读取命令在执行队列中靠近第一读取命令，那么读取优化组件113可对命令重新排序。然而，如果控制器115在始于接收第一读取命令的给定距离时间内接收第三读取命令，或如果第三读取命令在执行队列中远离第一读取命令，那么读取优化组件113可选择依据先来先服务来执行命令且不对命令重新排序。
38.在框310处，处理装置可依序(例如，紧接在另一者之后)执行第一读取命令和第三读取命令。为了减少非所选字线设置和所选字线设置的量，读取优化组件113可针对第一读取命令和第三读取命令两者执行非所选字线设置和所选字线设置，且读取第一物理地址和第三物理地址处的数据。控制器115可接着执行另一非所选字线设置和所选字线设置以读取第二物理地址处的数据。替代地，控制器115可读取第二物理地址、第一物理地址且接着第三物理处的数据。其它读取顺序也是可能的(例如，第三物理地址、第一物理地址、第二物理地址；第二物理地址、第三物理地址、第一物理地址)。处理装置可在执行第二读取命令之前执行第一读取命令和第三读取命令。处理装置可在执行第二读取命令之后执行第一读取命令和第三读取命令。因此，为了读取三个物理地址处的数据，读取优化组件113可指示控制器115执行总共两次非所选字线设置和两次所选字线设置。在这一实例中，读取优化组件113可使控制器115避免执行总共两次字线设置。非所选字线设置和所选字线设置的减少通过降低执行读取命令所需的时间量和资源而降低了成本。在读取任何给定物理地址处的数据之后，控制器115可将数据值发送到主机系统120。
39.控制器115的非所选字线设置可包括将非所选字线电压施加到非所选字线。执行非所选字线设置操作可包括将非所选字线电压施加到不与第一物理地址和第三物理地址相关联的一或多个字线。执行所选字线设置操作可包括将所选字线电压施加到存储器组件的第一字线。控制器115的所选字线设置可包括将所选字线电压施加到共享字线。另外，第一物理地址可为第一数据子块，第二物理地址可为第二数据子块，且第三物理地址可为第三数据子块。
40.图4为根据本公开的一些实施例的使用读取优化在存储器子系统的存储器组件处读取数据的实例方法400的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，通过图1的读取优化组件113来执行方法400。虽然以特定顺序或次序来展示，但除非另外指定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，可在各种实施例中省略一或多个过程。因此，在每一实施例中并不需要所有过程。其它过程流程是可能的。
41.在框402处，处理装置可接收指向第一逻辑地址的第一读取命令。处理装置(例如，控制器115)可从主机系统120接收指向逻辑地址的第一读取命令。主机系统120可向控制器115发送读取命令以便获得与第一逻辑地址相关联的第一物理地址处的数据。
42.在框404处，处理装置可在第一读取命令之后接收指向第二逻辑地址的第二读取
命令。主机系统120可向控制器115发送第二读取命令以便获得与第二逻辑地址相关联的第二物理地址处的数据。
43.在框406处，处理装置可在第二读取命令之后接收指向第三逻辑地址的第三读取命令。主机系统120可向控制器115发送第三读取命令以便获得与第三逻辑地址相关联的第三物理地址处的数据。
44.在框408处，处理装置可确定第一逻辑地址对应于第一物理地址，第三逻辑地址对应于第三物理地址，第一物理地址和第三物理地址与存储器组件的第一字线相关联，以及第二逻辑地址对应于与存储器组件的第二字线相关联的第二物理地址。读取优化组件113可识别到与第一逻辑地址相关联的第一物理地址和与第三逻辑地址相关联的第三物理地址与同一物理位置(例如，字线、位线等)相关联。在这一实例中，与第一逻辑地址相关联的第一物理地址和与第三逻辑地址相关联的第三物理地址共享字线。读取优化组件113可执行分析以确定是否对读取命令的执行重新排序。举例来说，如果控制器115在始于接收第一读取命令的给定闭合时间内接收第三读取命令，或如果第三读取命令在执行队列中靠近第一读取命令，那么读取优化组件113可对命令重新排序。然而，如果控制器115在始于接收第一读取命令的给定距离时间内接收第三读取命令，或如果第三读取命令在执行队列中远离第一读取命令，那么读取优化组件113可选择依据先来先服务来执行命令且不对命令重新排序。
45.在框410处，处理装置可对第一读取命令、第二读取命令和第三读取命令的执行重新排序，使得不依序执行第一读取命令、第二读取命令和第三读取命令(例如，不按控制器115接收所述读取命令的次序)。为了减少非所选字线设置和所选字线设置的量，读取优化组件113可针对第一物理地址执行非所选字线设置操作和所选字线设置操作，且读取第一物理地址和第三物理地址处的数据。控制器115可接着执行另一非所选字线设置和所选字线设置以读取第二物理地址处的数据。替代地，控制器115可读取第二物理地址、第一物理地址且接着第三物理处的数据。其它读取顺序也是可能的(例如，第三物理地址、第一物理地址、第二物理地址；第二物理地址、第三物理地址、第一物理地址)。因此，为了读取三个物理地址处的数据，读取优化组件113可指示控制器115执行总共两次非所选字线设置和两次所选字线设置。在这一实例中，读取优化组件113可使控制器115避免执行总共两次字线设置。非所选字线设置和所选字线设置的减少通过降低执行读取命令所需的时间量和资源而降低了成本。在读取任何给定物理地址处的数据之后，控制器115可将数据值发送到主机系统120。
46.控制器115的非所选字线设置可包括将非所选字线电压施加到非所选字线。控制器115的所选字线设置可包括将所选字线电压施加到共享字线。另外，第一物理地址可为第一数据子块，第二物理地址可为第二数据子块，且第三物理地址可为第三数据子块。
47.图5说明计算机系统500的实例机器，在所述实例机器内，可执行用于使得所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统500可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)的主机系统(例如，图1的主机系统120)，或可用于执行控制器的操作(例如，执行操作系统以执行与图1的读取优化组件113相对应的操作)。在替代实施例中，机器可连接(例如，联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器
或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
48.所述机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络应用、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
49.实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(rom)、快闪存储器、例如同步dram(sdram)或rambus dram(rdram)等的动态随机存取存储器(dram))、静态存储器506(例如，快闪存储器、静态随机存取存储器(sram)等)，和数据存储系统518，其经由总线530彼此通信。
50.处理装置502表示一或多个通用处理装置，例如，微处理器、中央处理单元等。更确切地说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置502配置成执行指令526，以用于执行本文中所论述的操作和步骤。计算机系统500可进一步包含网络接口装置508以通过网络520进行通信。
51.数据存储系统518可包含机器可读存储媒体524(也称作计算机可读媒体)，在所述机器可读存储媒体上存储有一或多组指令526或体现本文中所描述的方法或功能中的任何一或多个的软件。指令526还可在其由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502还构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。
52.在一个实施例中，指令526包含用于实施对应于读取优化组件(例如，图1的读取优化组件113)的功能性的指令。尽管在实例实施例中，机器可读存储媒体524展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应认为包含能够存储或编码供机器执行的指令集且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
53.已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较和以其它方式操纵的电或磁信号的形式。已证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等有时是便利的。
54.然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可指计算机系统或类似电子计算装置的动作和过程，其将在计算机系统的寄存器和存储器内表示为物理(电子)量的数据操控和变换为在计算机系统存储器
或寄存器或其它这类信息存储系统内类似地表示为物理量的其它数据。
55.本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这一计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom和磁性光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。
56.本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
57.本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
58.在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。