基于自选存储器单元的人造突触的制作方法

1.本公开大体上涉及存储器，且更确切地说，涉及与利用自选存储器实施人造突触相关联的设备和方法。


背景技术：

2.存储器装置通常提供为计算机或其它电子装置中的内部电路、半导体电路、集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力来维持其数据，且包含随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等。非易失性存储器可通过在未被供电时保持所存储数据来提供永久性数据，且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)和电阻可变存储器，所述电阻可变存储器例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)和磁阻随机存取存储器(mram)等。
3.存储器还用作易失性和非易失性数据存储装置以用于广泛范围的电子应用。包含但不限于个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器，例如mp3播放器、电影播放器和其它电子装置。存储器单元可布置成阵列，其中所述阵列用于存储器装置中。
4.各种计算系统包含耦合到存储器(例如，存储器系统)的数个处理资源，所述存储器与执行指令集(例如，程序、应用程序等)相关联地被存取。处理资源可以执行指令以执行人造智能(ai)。处理资源可专用于执行ai。ai可包含学习和/或解决问题。举例来说，ai的特点可在于其具有解决问题和学习的能力，从而使解决问题的成功率随着时间和/或所识别的实例的增加而增大。ai还可包含感知对应于正在解决的问题的环境的能力。举例来说，ai可用于识别图像的特征。识别的成功和失败可用于提高特征识别的成功率。
附图说明
5.图1为根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。
6.图2为根据本公开的数个实施例的ssm单元的框图。
7.图3为根据本公开的数个实施例的人造突触的框图。
8.图4为根据本公开的数个实施例的ssm单元阵列的设置和重置分布的框图。
9.图5为根据本公开的数个实施例的用于ssm单元的长时程增强(ltp)和长时程抑制(ltd)的框图。
10.图6为根据本公开的数个实施例的突触前人造神经元(pre)、突触后人造神经元(post)和人造突触的框图。
11.图7为根据本公开的数个实施例的神经网络的输入和输出以及神经网络的起始状态的框图。
12.图8示出根据本公开的数个实施例的用于利用ssm单元实施人造突触的方法的实
例流程图。
13.图9示出计算机系统的实例机器，可执行所述计算机系统内的指令集以用于使机器执行本文中所论述的各种方法。
具体实施方式
14.本公开包含与利用自选存储器(ssm)单元实施人造突触相关的设备和方法。在一些实例中，泄露整合放电电路可配置成响应于阈值数量个脉冲施加到耦合到ssm单元的晶体管的栅极而将反馈信号提供到ssm单元，其中所提供的阈值数量个脉冲来自耦合到栅极的信号线。ssm单元的最终状态可取决于最新的阈值数量个脉冲与反馈信号的初始脉冲之间的时间差。
15.神经形态计算架构包含利用硬件和/或软件模拟存在于生物神经系统中的神经-生物架构。神经形态计算架构可包含称为感知机的多层神经元架构。神经形态计算架构的多层神经元架构中的神经元可被称为人造神经元。人造神经元可组合所接收的一或多个输入以产生输出。如本文中所使用，术语“人造”表示配置成表示生物系统的电路系统。举例来说，人造神经元可包含配置成模拟和/或执行生物神经元的功能的电路系统。
16.可利用人造突触将第一人造神经元的输出传播到第二人造神经元。人造突触可有助于神经元间的连接且可包括可配置权值。在数个实例中，可利用ssm单元实施人造突触。ssm单元可存储可配置权值。
17.相比于在人造突触中利用不同电阻器或其它类型的存储器单元，利用ssm单元实施人造突触可减少电力消耗。对能量耗散的贡献可来源于引发电流尖峰的突触前人造神经元(pre)尖峰脉冲事件。相比于在人造突触中使用不同电阻器或存储器单元，ssm单元的设置转换和/或重置转换的使用呈现低电流泄漏。低电流泄漏可使得能耗值低于利用相变存储器(pcm)和/或电阻式ram(rram)得到的那些能耗值。ssm单元可利用并行性和能效在密集纵横式存储器阵列中实施，这使得能够使用ssm单元模拟生物神经形态计算架构。鉴于ssm本质上是二进制的，因此使用ssm单元表示突触还强调突触的二进制功能性。举例来说，鉴于pcm容纳多个电压阈值电平，因此在人造突触中利用相变存储器(pcm)使人造突触的二进制功能性复杂化。
18.如本文中所使用，“数个”某物可指一或多个此类事物。举例来说，数个存储器装置可指一或多个存储器装置。“多个”某物意指两个或更多个。另外，如本文中所使用的例如“n”的指定符，尤其是关于图式中的附图标记指示如此指定的数个特定特征可与本公开的数个实施例一起包含。
19.本文中的图式遵循编号规定，其中第一一或多个数字对应于图式编号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。如应了解，可添加、交换和/或去除本文中的各种实施例中展示的元件，以提供本公开的数个额外实施例。另外，图式中提供的元件的比例和/或相对尺寸意图说明本公开的某些实施例，且并不在限制意义上使用。
20.图1为根据本公开的数个实施例的呈包含存储器装置103的计算系统100形式的设备的框图。如本文中所使用，举例来说，存储器装置103、存储器阵列110和/或主机102还可被单独视为“设备”。
21.在此实例中，系统100包含经由接口104耦合到存储器装置103的主机102。计算系统100可以是个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读卡器，或支持物联网(iot)的装置以及各种其它类型的系统。主机102可包含能够存取存储器120的数个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路系统)。系统100可包含单独集成电路，或主机102和存储器装置103两者可在同一集成电路上。举例来说，主机102可以是包括多个存储器装置103的存储器系统的系统控制器，其中系统控制器102提供通过例如中央处理单元(cpu)的另一处理资源对相应存储器装置103进行存取。主机102还可以是配置成用于ai处理的ai芯片。
22.在图1中所展示的实例中，主机102负责执行操作系统(os)和/或各种应用程序(例如，ai程序)，所述操作系统和/或应用程序可(例如，经由控制器105从存储器装置103)加载到所述主机上。可通过将用以存取包括os和/或各种应用程序的数据的存取命令从主机102提供到存储器装置103来从存储器装置103加载os和/或各种应用程序。主机102还可通过将用以检索os和/或各种应用程序的执行过程中利用的数据的存取命令提供到存储器装置103来存取由os和/或各种应用程序利用的所述数据。
23.为了清楚起见，已简化系统100以聚焦于与本公开特别相关的特征。举例来说，存储器阵列110可以是ssm阵列。阵列110可包括以通过存取线(其可在本领域中被称作字线或选择线)耦合的行以及通过感测线(其可在本领域中被称作数字线、数据线或位线)耦合的列布置的存储器单元。虽然图1中展示单个阵列110，但实施例不限于此。举例来说，存储器装置103可包含数个阵列110(例如，数组dram单元)。
24.存储器装置103包含地址电路系统106以锁存经由接口104提供的地址信号。接口可包含例如采用合适的协议(例如，数据总线、地址总线和命令总线，或组合的数据/地址/命令总线)的物理接口。此协议可以是定制或专用的，或接口104可采用例如外围组件互连高速(pcie)、gen-z、加速器的高速缓存相干互连(ccix)等标准化协议。地址信号由行解码器108和列解码器112接收和解码以存取存储器阵列110。可通过使用感测电路系统111感测感测线上的电压和/或电流变化而从存储器阵列110读取数据。感测电路系统111可包括例如感测放大器，所述感测放大器可读取并锁存来自存储器阵列110的数据的页(例如，行)。i/o电路系统107可用于经由接口104与主机102进行双向数据通信。读取/写入电路系统113用于将数据写入到存储器阵列110或从存储器阵列110读取数据。作为实例，电路系统113可包括各种驱动器、锁存电路系统等。
25.控制电路系统105对由主机102提供的信号进行解码。信号可以是由主机102提供的命令。这些信号可包含用于控制在存储器阵列110上执行的操作(包含数据读取操作、数据写入操作和数据擦除操作)的芯片启用信号、写入启用信号和地址锁存信号。在各种实施例中，控制电路系统105负责执行来自主机102的指令。控制电路系统105可包括状态机、定序器和/或某一其它类型的控制电路系统，其可以硬件、固件或软件或三者的任何组合的形式实施。在一些实例中，主机102可以是在存储器装置103外部的控制器。举例来说，主机102可以是耦合到计算装置的处理资源的存储器控制器。
26.在一些实例中，存储器阵列110可配置成表示神经形态计算架构。可利用ssm单元实施神经形态计算架构。ssm单元为存储器单元，其包括操作为选择组件和存储组件的单一硫族化物材料。
27.在存取后，存储器单元可由感测组件111读取或感测以确定存储器单元的编程状态。举例来说，电压可施加到存储器单元(使用相应存取线和感测线)，且穿过存储器单元的所得电流的存在可取决于存储器单元的所施加电压和阈值电压。通过评估引起电流流动的电压，可确定存储器单元的逻辑状态。
28.除ssm单元之外，人造突触可进一步包含一或多个晶体管。本文中所论述的一或多个晶体管可以是场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端装置，以及其它类型的晶体管。
29.存储器装置103的各种存储器单元可分组成配置成存储权值的存储器单元(例如，神经存储器单元)。存储器控制器可耦合到神经存储器单元且被称为神经存储器单元控制器。神经存储器单元可配置成模拟神经-生物架构。神经存储器单元可充分利用存储器单元内的硫族化物材料的特性以改变硫族化物材料的特性。硫族化物材料的改变的特性可更改存储器单元的阈值电压。作为神经存储器单元学习的结果，可将神经存储器单元的神经存储器(多个存储器单元)的阈值电压解译为权值。主机102和/或一部分或整个存储器装置103可产生和/或接收学习算法。学习算法为可用于机器学习以帮助神经存储器单元模仿(例如，模拟、效仿等)神经生物架构的算法。
30.学习算法可包含学习事件的变量。学习事件可以是电压值的脉冲的数量、电压值的量值(例如，高于或低于阈值电压)和/或施加脉冲以施加到神经存储器单元的存储器单元(例如，可变电阻存储器单元)的时间长度。神经存储器单元控制器(例如，控制器电路系统105)可将学习算法应用于阵列，以尝试引发来自神经存储器单元的可变电阻存储器单元的学习事件。
31.图2为根据本公开的数个实施例的ssm单元的框图。图2包含为存储器阵列210的部分的ssm单元219。虽然存储器阵列210仅展示单一存储器单元219，但存储器阵列210类似于图1中的存储器阵列110，且可包含本文中展示的那些更多存储器单元、感测线和存取线。存储器阵列210还可包含感测线215和存取线214。
32.在一些情况下，存储器单元219可以是ssm单元，且可包含第一电极216、硫族化物材料218和第二电极217。电极216和217还可分别被称作底部电极(be)和顶部电极(te)。在一些实施例中，信号线(例如，图1的存取线214和感测线215)可包含代替电极216或217的电极层(例如，保形层)，且因此可包括多层存取线。在此类实施例中，信号线的电极层可与存储器材料(例如，硫族化物材料218)介接。在一些实施例中，信号线可直接与存储器材料(例如，硫族化物材料218)介接，而无电极层或电极在其间。硫族化物材料218在图3中展示为存储装置(sd)。
33.存储器阵列210的架构在一些情况下可被称作交叉点架构的实例，因为存储器单元219可形成于存取线216与感测线217之间的拓扑交叉点处，如图2中所示出。相比于一些其它存储器架构，此类交叉点架构可以较低的生产成本提供相对高密度的数据存储。举例来说，具有交叉点架构的存储器阵列可具有面积减小的存储器单元，且因此与一些其它架构相比可支持增大的存储器单元密度。
34.dram存储器阵列可使用为三端装置的晶体管作为用于每一存储器单元的选择组件，且因此包括给定数目个存储器单元的dram存储器阵列与具有包括相同数目个存储器单元的交叉点架构的存储器阵列相比可具有更大的存储器单元面积。虽然图2的实例展示1层
存储器阵列(例如，存储器叠组)，但其它配置可包含任何数目个叠组。在一些实施例中，存储器叠组中的一或多个可包含包含硫族化物材料218的自选存储器单元。
35.存储器单元(例如，存储器单元219)可作为存储器单元的部分而并入，所述存储器单元可配置成存储值，在一些情况下，所述值可为或包含模拟值。在一些存储器装置中，将电子脉冲施加到硫族化物材料218可使硫族化物材料218受影响，其在一些情况下可包含改变的物理形式。一些硫族化物材料218的物理形式包含非晶形状态和结晶状态。这些物理形式的电阻不同，由此允许硫族化物材料218维持可被称为存储逻辑(例如，感测逻辑和/或模拟值)的物理状态。在存储器装置的一些实施例中，将电子脉冲施加到硫族化物材料218可能不改变硫族化物材料218的状态，且硫族化物材料218可保持非晶形。举例来说，可通过施加不同(例如，相反)极性的脉冲来获得设置和重置状态，此外，在一些实施例中，可通过施加适当振幅和/或极性的电压脉冲来修改或调谐阈值电压。
36.图3为根据本公开的数个实施例的人造突触323的框图。人造突触323可以是人造感知机320的部分。人造突触323可将突触前人造神经元(pre)321连接到突触后人造神经元(post)322。
37.人造突触323可包含ssm单元324和晶体管325。也就是说，人造突触323包含混合单晶体管单ssm(1t1ssm)结构。尽管图3中展示1t1ssm结构，但可实施其它人造突触结构，例如2t1ssm或4t1ssm结构以及其它。晶体管325可包含栅极、第一端子和第二端子。栅极可耦合到信号线。信号线可将晶体管325的栅极耦合到pre 321。尽管pre 321展示为人造神经元，但pre 321还可表示尖峰神经网络。举例来说，pre 321可为将pre尖峰脉冲提供到晶体管325的尖峰神经网络的部分。
38.ssm单元可具有量值小于一微微安培的泄漏电流。反馈信号可具有数百毫伏的数量级。反馈信号的初始脉冲和额外脉冲的持续时间可具有数十纳秒的数量级。与使硫族化物材料呈两种状态中的一种相关联的能耗可具有小于一微微焦耳的数量级。
39.ssm单元323可耦合到晶体管325的第一端子。泄露整合放电电路322可耦合到晶体管325的第二端子。
40.ssm单元可为可变电阻存储器单元，且可布置成阵列(例如，神经存储器单元)以模拟例如学习等生物功能性。ssm单元包含硫族化物材料，所述硫族化物材料可响应于电压的量值而改变处于非晶形状态的硫族化物材料的逻辑状态(例如，设置或重置)。设置状态可以是导电的(例如，对电流流动的电阻低)，且重置状态可以是较不导电的(例如，对电流流动的电阻较高)。自选存储器单元的硫族化物材料的阈值电压变化可表示神经形态存储器系统中的突触权值。突触权值的变化可表示和/或解释为表示学习和其它生物功能。
41.在各种情况下，电极可将存储器单元耦合到存取线或感测线。如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电触点。电极可包含提供存储器装置103的存储器阵列110的元件或组件之间的导电路径的迹线、电线、导电线、导电层等。因此，术语电极在一些情况下可指存取线或感测线，以及在一些情况下指用作存取线与存储器单元之间的电触点的额外导电元件。
42.在一些实施例中，存储器单元可包括定位在第一电极与第二电极之间的硫族化物材料。第一电极可将硫族化物材料耦合到存取线，且第二电极将硫族化物材料耦合到感测线。第一电极和第二电极可以是相同材料(例如，碳)或不同材料。在其它实施例中，存储器
单元可与一或多个存取线直接耦合，且可省略除存取线外的电极。
43.硫族化物材料可以是包含元素s、se和te中的至少一者的材料或合金。硫族化物材料可包含s、se、te、ge、as、al、sb、au、铟(in)、镓(ga)、锡(sn)、铋(bi)、钯(pd)、钴(co)、氧(o)、银(ag)、镍(ni)、铂(pt)的合金。实例硫族化物材料和合金可包含但不限于ge-te、in-se、sb-te、ga-sb、in-sb、as-te、al-te、ge-sb-te、te-ge-as、in-sb-te、te-sn-se、ge-se-ga、bi-se-sb、ga-se-te、sn-sb-te、in-sb-ge、te-ge-sb-s、te-ge-sn-o、te-ge-sn-au、pd-te-ge-sn、in-se-ti-co、ge-sb-te-pd、ge-sb-te-co、sb-te-bi-se、ag-in-sb-te、ge-sb-se-te、ge-sn-sb-te、ge-te-sn-ni、ge-te-sn-pd或ge-te-sn-pt。实例硫族化物材料还可包含基于sag的玻璃non相变材料，例如seasge。如本文所使用的加连字符的化学组合物符号指示特定化合物或合金中包含的元素，并且意在表示涉及所指示的元素的所有化学计量。举例来说，ge-te可包含ge
x
tey，其中x和y可以是任何正整数。可变电阻材料的其它实例可包含二元金属氧化物材料或混合价氧化物，包含两种或两种以上金属，例如过渡金属、碱土金属和/或稀土金属。实施例不限于与存储器单元的存储器元件相关联的一或多种特定可变电阻材料。举例来说，可变电阻材料的其他实例可用以形成存储器元件并可包含硫族化物材料、庞磁阻材料或聚合物基材料等等。
44.可通过激活或选择存取线和感测线来对存储器单元执行例如读取和写入操作等操作。激活或选择存取线或感测线可包含将电压施加到相应线。存取线和感测线可由例如金属(例如，铜(cu)、铝(al)、金(au)、钨(w)、钛(ti))、金属合金、碳、导电掺杂半导体或其它导电材料、合金、化合物等导电材料制成。
45.在一些架构中，单元的逻辑存储装置(例如，cbram单元中的电阻组件、feram单元中的电容组件)可通过选择组件与感测线电隔离。存取线可连接到选择组件且可控制所述选择组件。举例来说，选择组件可以是晶体管，且存取线可连接到晶体管的栅极。
46.如所提及，选择组件可以是可包括硫族化物材料的可变电阻存储器单元的可变电阻组件。具体来说，可变电阻存储器单元可以是ssm单元，其包括可充当用于存储器单元的选择组件和存储组件两者的单一材料(例如，硫族化物材料)。激活存取线可引起存储器单元的逻辑存储装置与其对应的感测线之间的电连接或闭合电路。接着可存取感测线以读取或写入存储器单元。在选择存储器单元后，所得信号可用于确定所存储逻辑状态。在某些情况下，第一逻辑状态可对应于穿过存储器单元的零电流或可忽略的小电流，而第二逻辑状态可对应于有限电流。在某些情况下，存储器单元可包含具有两个端子的自选存储器单元，且可省略单独的选择组件。如此，自选存储器单元的一个端子可电连接到存取线，且自选存储器单元的另一端子可电连接到感测线。
47.存储器单元的硫族化物材料可在存取操作期间保持呈非晶形状态。在一些情况下，操作存储器单元可包含将各种形状的编程脉冲施加到存储器单元以确定存储器单元的特定阈值电压，即，可通过改变编程脉冲的形状来修改存储器单元的阈值电压。
48.可通过将各种形状的读取脉冲施加到存储器单元来确定ssm单元的特定阈值电压。举例来说，当读取脉冲的所施加电压超出存储器单元的特定阈值电压时，有限的电流量可流动穿过存储器单元。类似地，当读取脉冲的所施加电压小于存储器单元的特定阈值电压时，没有可观的电流量可流动穿过存储器单元。
49.post 322可包含泄露整合放电电路。泄露整合放电电路可配置成接收输入、整合
输入且提供输出(例如，放电)。如本文所使用，整合输入可包含组合输入以使得两个单独输入组合为单个输入。举例来说，泄露整合放电电路可接收包含第一电荷和第二电荷的多个输入。可组合(例如，整合)第一电荷和第二电荷以产生第三电荷。第三电荷可以是第一电荷与第二电荷的组合。经整合的电荷可随时间推移而减少(例如，泄漏)。举例来说，由泄露整合放电电路的电容器存储的电荷可随时间推移而减少。泄露整合放电电路系统可包含集成电路系统326。泄露整合放电电路还展示曲线图329。集成电路系统326可包含电阻器327和电容器328。集成电路系统326还可被称作反映电阻器327和电容器328的电阻电容(rc)电路。电容器328可存储电荷，使得可组合在电容器328处接收到的电荷。电容器328可将组合电荷提供到配置成提供前向尖峰脉冲和/或反馈信号的电路系统(未展示)。随时间推移，由电容器328存储的电荷可减少(泄漏)。电阻器327可提供所描述的泄露整合放电电路的休止电位。
50.可响应于组合电荷达到阈值而提供反馈信号和/或前向尖峰脉冲。曲线图329展示当在电容器328处累积电荷时，组合电荷可随时间推移而增加和减少。曲线图329还展示组合电荷达到阈值，使得反馈信号和/或前向尖峰脉冲由人造突触322提供。
51.在一些实例中，泄露整合放电电路还可将反馈信号提供到人造突触323。集成电路系统326可从包含人造突触323的多个不同人造突触接收多个不同电荷。集成电路系统326可将多个不同电压组合为被称为v
int
的单一电压。尽管图3将人造突触323展示为将电压提供到post 322，但post 322可从多个人造突触323接收多个电压。
52.post 322可包括比较器，所述比较器可包括配置成比较两个电压的电路系统。响应于v
int
超出比较器的阈值电压(v
th
)，post 322可将反馈信号提供到人造突触323。反馈信号可包含两个脉冲。第一脉冲跨越ssm单元323传送正场。第二脉冲跨越ssm单元323传送负场。
53.反馈信号的特定形状可导致ssm单元的电阻改变。ssm单元的电阻可取决于由pre 321提供的信号与由post 322提供的信号(例如，反馈信号)之间的时间延迟。反馈信号的形状和其对ssm单元的电阻的影响可与尖峰脉冲时间相关可塑性(stdp)协议一致。因而，stdp协议规定，如果由pre 321提供到post 322的信号(例如，pre尖峰脉冲)趋向于紧接在post 322的反馈信号之前发生，那么由pre 321提供的未来信号更强。stdp协议还规定，如果由pre 321提供的信号趋向于紧接在反馈信号之后发生，那么由pre 321提供的未来信号更弱。由pre 321提供的信号的强度由ssm单元的电阻率决定。举例来说，ssm单元的弱电阻率提供由pre 321提供的强信号，而ssm单元的强电阻率提供由pre 321提供的弱信号。如本文所使用，由pre 321提供的信号可包含由pre 321提供到晶体管325的信号和/或由晶体管325提供到post 322的信号。
54.ssm单元323的高电阻率提供限定重置状态的低电压。ssm单元323的低电阻率提供限定ssm单元323的设置状态的高电压。
55.post 322可将ssm单元324的te保持在恒定电压下。由pre 321提供到晶体管325的栅极的信号可激活晶体管325。由pre 321提供的信号可具有激活晶体管325的电压vg。ssm单元323可基于晶体管325的激活、由post 322提供的恒定电荷和ssm单元324的电阻率而将电荷提供到post 322。举例来说，提供到post 322的电荷可取决于ssm单元323的电阻。ssm单元323可将电荷提供到晶体管325的第一端子。基于被激活，晶体管325可提供由第一端子
通过第二端子所接收的电荷。
56.取决于由pre 321提供的信号(例如，pre尖峰脉冲)与由post提供的信号(例如，反馈尖峰脉冲)之间的时间差，反馈尖峰脉冲可在ssm单元324中诱发ltp或ltd。反馈信号可包含正场和负场。反馈信号可以设置ssm单元324的电阻。电阻还可表示ssm单元的权值，使得权值与由pre 321提供的pre尖峰脉冲组合，以确定提供到post 322的电压。
57.图4为根据本公开的数个实施例的ssm单元阵列的设置和重置分布的框图。图3中所描述的反馈信号引发设置转换和重置转换。
58.设置转换可将ssm单元描述为具有高电阻。具有高电阻的ssm单元可将低电荷提供到post。重置转换可将ssm单元描述为具有低电阻。具有低电阻的ssm单元可将高电荷提供到post。
59.因而，曲线图430的x轴431表示以毫伏为单位的ssm单元的阈值电压。曲线图430的y轴432表示由与零的标准差(σ)表示的统计偏差。
60.图5为根据本公开的数个实施例的用于ssm单元的ltp 541和ltd 546的框图。ltp 541可以是pre尖峰脉冲与反馈尖峰脉冲之间的正时间延迟的结果。ltd 546可以是pre尖峰脉冲与反馈尖峰脉冲之间的负时间延迟的结果。
61.负时间延迟的特征可在于在提供pre尖峰脉冲之后提供反馈尖峰脉冲。正时间延迟的特征可在于在提供pre尖峰脉冲之前提供反馈尖峰脉冲。
62.举例来说，如果在提供反馈尖峰脉冲543-1之前提供pre尖峰脉冲542-1，那么由post提供的反馈信号可在ssm单元中引发ltp 541。也就是说，反馈信号可在相应ssm单元中引发低电阻率，使得由ssm单元提供的信号比ssm单元具有高电阻率时更强。如果在提供反馈尖峰脉冲543-2之后提供pre尖峰脉冲542-2，那么由post提供的反馈信号可引发ssm单元中的ltd 546。也就是说，反馈信号可在相应ssm单元中引发高电阻率，使得由ssm单元提供的信号比ssm单元具有低电阻率时更弱。
63.反馈尖峰脉冲543-1和543-2两者展示为具有正场和负场。可基于反馈信号的正场计算正时间延迟和负时间延迟。在一些实例中，可从正场的开始或正场的结束开始计算时间延迟。可从pre尖峰脉冲的参考点测量时间延迟。举例来说，在已发布pre尖峰脉冲之后的时间被视为正的。在发布pre尖峰脉冲之前的时间被视为负的。
64.图5还展示图506。图506包括展示以毫秒(ms)为单位的时间延迟的x轴。图506的y轴展示电压。图506展示，如果提供到人造突触的反馈信号引发ltp，那么由人造突触提供的电压547增大。图506还展示，如果提供到人造突触的反馈信号引发ltd，那么由人造突触提供的电压546减小。然而，如果pre尖峰脉冲与反馈尖峰脉冲之间的时间差大于第一阈值，那么提供到人造突触的反馈信号可不引发ltp或ltd，且可保持不变。如果pre尖峰脉冲与反馈尖峰脉冲之间的时间差小于第二阈值，那么提供到人造突触的反馈信号可不引发ltp或ltd，且可保持不变。
65.图6为根据本公开的数个实施例的pre 601-1、601-2、601-3...和601-9、post 622和人造突触623-1、623-2、623-3...623-9的框图。被称作pre 601的pre 601-1、601-2、601-3...和601-9可通过人造突触623-1、623-2、623-3...623-9耦合到post 622。举例来说，pre 601-1耦合到人造突触623-1，pre 601-2耦合到人造突触623-2，pre 601-3耦合到人造突触623-3...且pre 601-9耦合到人造突触623-9。
66.pre 601、人造突触623和post 622可包括神经网络600。尽管神经网络600已在图6中简化，但神经网络600可包含与本文中展示的那些相比更多或更少的pre、人造突触和/或post。
67.post 622可从人造突触623接收多个电荷。post 622可将多个电荷整合成单一电荷。响应于经整合电荷超过阈值，post 622可提供post尖峰脉冲且可产生独特反馈信号且将其提供到人造突触623中的每一个以更新存储在人造突触623中的权值。
68.反馈信号可改变人造突触623中包含的硫族化物材料的导电性。反馈信号可使包含于人造突触623中的ssm单元的导电性更强或更弱。ssm单元的导电性可反映人造突触623的权值。
69.pre 601可接收输入且可基于输入提供pre尖峰脉冲。由人造突触623保存的权值可以是神经网络600的结果或输出。尽管post尖峰脉冲可呈现为网络的逻辑结果，但post尖峰脉冲可用于更新人造突触623的权值，使得人造突触623可用于表示神经网络600的结果。鉴于人造突触623包括ssm单元，因此可以读取人造突触623。
70.举例来说，如果人造突触623处于重置状态(例如，不导电)，那么由人造突触623代管的ssm单元的状态可为逻辑0位。如果人造突触623处于设置状态，那么由人造突触623代管的ssm单元的状态可为逻辑1位。重置状态表示0位，且设置状态表示1位。然而，重置状态和设置状态可表示ssm单元的其它位或逻辑状态。人造突触623的逻辑状态可例如在图案学习实例中转换成颜色。
71.图7为根据本公开的数个实施例的神经网络的输入771和输出773以及神经网络的起始状态的框图。输入771可包含划分成九个区段的图像。九个区段中的每一个可例如表示图像的像素以使得图像包括九个像素或九个区段。
72.区段中的每一个可具有两个值中的一个。举例来说，区段中的每一个可具有表示第一颜色的第一值或表示第二颜色的第二值。可指定图像的区段的颜色的逻辑值，例如1位或0位。可将图像的逻辑值提供到pre作为输入。输入771反映x图案。x图案展示为具有逻辑1位值的输入的区段，而输入771的其余部分展示为具有0位值的区段。
73.神经网络的起始状态772可解译为图像，其中图像的区段中的每一个包括相同颜色/逻辑状态。神经网络的逻辑状态中的每一个可存储在人造突触中。人造突触可以将逻辑状态存储在ssm单元中。举例来说，由人造突触托管的所有ssm单元可具有重置状态。
74.可将输入连同随机噪声一起提供到神经网络。可随机地提供输入和随机噪声。随着学习的进行，响应于post提供反馈信号，人造突触的权值(例如，导电率)可改变以镜像输入771。可读取人造突触的权值以产生输出773。学习可在不受监督的情况下进行。也就是说，可在不处理预期结果的情况下进行学习。
75.图8示出根据本公开的数个实施例的用于补充存储器中的ai处理的方法的实例流程图。在850处，尖峰神经网络可将第一信号提供到人造突触的晶体管。第一信号还可被称作pre尖峰脉冲。在852处，响应于接收到第一信号，晶体管可被激活以将第二信号从ssm单元提供到泄露整合放电电路。激活晶体管可提供从ssm单元到泄露整合放电电路的导电路径。
76.提供从ssm单元到泄露整合放电电路的导电路径可允许ssm单元将电压传送到泄露整合放电电路。由ssm单元提供的电压的量值可取决于由ssm单元存储的呈包括ssm单元
的硫族化物材料的电阻形式的权值。举例来说，可将第一电压提供到ssm单元，且可将第二电压从ssm单元提供到泄露整合放电电路，其中第一电压与第二电压之间的差可归因于ssm单元的电阻(权值)。
77.在854处，泄露整合放电电路可提供反馈信号以更新ssm单元。反馈信号可以设置ssm单元的电阻。反馈信号可响应于在反馈信号之前提供第一信号而引发ssm单元的设置状态，所述反馈信号由泄露整合放电电路提供。反馈信号可响应于第二信号的积分大于阈值电压(在泄露整合放电电路处比较)而由泄露整合放电电路提供。反馈信号可响应于在反馈信号之后提供第一信号而引发ssm单元的重置状态。
78.在一些实例中，可利用突发模式来减少神经网络利用的能量。响应于整合由人造突触提供的电压使得达到阈值电压，可利用突发模式更新多个ssm单元。
79.在突发模式下，利用电压阈值引发由人造突触提供的电压的整合，所述电压阈值利用突发脉冲提供到post。可利用突发脉冲而不是直流(dc)电压提供电压阈值。归因于待用作阈值电压的电流post的间歇性传送，脉冲节省能量。
80.图9示出计算机系统940的实例机器，可执行所述计算机系统内的指令集以用于使机器执行本文中所论述的各种方法。在各种实施例中，计算机系统940可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器装置103)或可用于执行控制器(例如，图1的控制器105)的操作的系统(例如，图1的系统100)。在替代性实施例中，机器可连接(例如，联网)到lan、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
81.机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由机器采取的动作的一组指令的任何机器。此外，虽然示出了单个机器，但还应认为术语“机器”包含单独地或共同地执行(一或多个)指令集以执行本文所论述的方法中的任何一或多种的机器的任何集合。
82.实例计算机系统940包含经由总线930彼此通信的处理装置902、主存储器904(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器906(例如，快闪存储器、静态随机存取存储器(sram)等)以及数据存储系统918。
83.处理装置902表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更确切地说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置902还可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或类似者。处理装置902配置成执行指令926以用于执行本文所论述的操作和步骤。计算机系统940可进一步包含网络接口装置908以经由网络920通信。
84.数据存储系统918可包含机器可读存储媒体924(也称为计算机可读媒体)，所述机器可读存储媒体上存储有一或多组指令926或体现本文所描述的方法或功能中的任何一或多种的软件。指令926还可在由计算机系统940执行其期间完全或至少部分地驻存于主存储
器904内和/或处理装置902内，所述主存储器904和处理装置902还构成机器可读存储媒体。
85.在一个实施例中，指令926包含实施对应于图1的主机102和/或存储器装置103的功能性的指令。虽然在实例实施例中将机器可读存储媒体924展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储由机器执行的一组指令或对其进行编码且使机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
86.尽管已在本文中示出并描述了具体实施例，但所属领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本公开意图涵盖本公开的各种实施例的修改或变化。应理解，以上描述是以说明性方式而非限制性方式进行的。在审阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将是显而易见的。本公开的各种实施例的范围包含使用以上结构和方法的其它应用。因此，本公开的各种实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等效物的完整范围而确定。
87.在前述具体实施方式中，出于精简本公开的目的而将各种特征一起分组在单个实施例中。本公开的此方法不应被理解为反映本公开的所公开实施例必须使用比每一权利要求中明确陈述的特征更多的特征的意图。相反，如所附权利要求书所反映，本发明主题在于少于单个所公开实施例的所有特征。因此，所附权利要求书特此并入于具体实施方式中，其中每一权利要求就其自身而言作为单独实施例。